虫虫首页|资源下载|资源专辑|精品软件
登录|注册

数字频率

  • 基于单片机的数字频率计的设计

    基于单片机的数字频率计的设计

    标签: 单片机 数字频率

    上传时间: 2013-06-16

    上传用户:eeworm

  • 基于单片机的数字频率计的设计-68页-0.7M.pdf

    专辑类-单片机专辑-258册-4.20G 基于单片机的数字频率计的设计-68页-0.7M.pdf

    标签: 0.7 68 单片机

    上传时间: 2013-07-09

    上传用户:nbdedu

  • 基于VHDL语言设计数字频率计.rar

    基于VHDL的数字频率计的设计(非常的实用

    标签: VHDL 语言 数字频率

    上传时间: 2013-06-05

    上传用户:我们的船长

  • 基于FPGA的全同步数字频率计的设计.rar

    频率是电子技术领域内的一个基本参数,同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用,直接决定系统性能的优劣。随着电子技术的发展,测频系统使用时钟的提高,测频技术有了相当大的发展,但不管是何种测频方法,±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法:检测被测信号,时基信号的相位,当相位同步时开始计数,相位再次同步时停止计数,通过相位同步来消除计数误差,然后再通过运算得到实际频率的大小。根据M/T法的测频原理,已经出现了等精度的测频方法,但是还存在±1的计数误差。因此,本文根据等精度测频原理中闸门时间只与被测信号同步,而不与标准信号同步的缺点,通过分析已有等精度澳孽频方法所存在±1个计数误差的来源,采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图,采用VHDL语言,成功的编写出了设计程序,并在MAX+PLUS Ⅱ软件环境中,对编写的VHDL程序进行了仿真,得到了很好的效果。最后,又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块,给出了较详细的设计方法和完整的程序设计以及仿真结果。

    标签: FPGA 数字频率

    上传时间: 2013-06-05

    上传用户:wys0120

  • 直接数字频率合成研究及其FPGA实现

    本文首先介绍了直接数字频率合成技术(DDS)的基本原理、体系结构及工作过程,然后针对其关键部分进行了优化,即采用函数近似法对存储表结构(LUT)进行了优化,使存贮位数大大缩小,并提出了一种杂散抑制技术的运用,即相位抖动技术。在对直接数字频率合成(DDS)方法产生的信号进行理论分析的过程中,用matlab进行编程仿真作出了详细的频谱分析验证。本文详细的介绍了本次设计的具体实现过程和方法,将现场可编程逻辑器件(FPGA)和 DDS技术相结合,具体的体现了基于VHDL语言的灵活设计和修改方式是对传统频率合成实现方法的一次重要改进。文章最后给出了实现代码、仿真结果,经过验证,本设计能够达到其预期性能指标。

    标签: FPGA 数字频率合成

    上传时间: 2013-04-24

    上传用户:Pzj

  • 基于FPGA的全同步数字频率计的设计

    频率是电子技术领域内的一个基本参数,同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用,直接决定系统性能的优劣。随着电子技术的发展,测频系统使用时钟的提高,测频技术有了相当大的发展,但不管是何种测频方法,±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法:检测被测信号,时基信号的相位,当相位同步时开始计数,相位再次同步时停止计数,通过相位同步来消除计数误差,然后再通过运算得到实际频率的大小。根据M/T法的测频原理,已经出现了等精度的测频方法,但是还存在±1的计数误差。因此,本文根据等精度测频原理中闸门时间只与被测信号同步,而不与标准信号同步的缺点,通过分析已有等精度澳孽频方法所存在±1个计数误差的来源,采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图,采用VHDL语言,成功的编写出了设计程序,并在MAX+PLUS Ⅱ软件环境中,对编写的VHDL程序进行了仿真,得到了很好的效果。最后,又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块,给出了较详细的设计方法和完整的程序设计以及仿真结果。

    标签: FPGA 数字频率

    上传时间: 2013-04-24

    上传用户:qqoqoqo

  • 基于FPGA的数字频率计的设计与实现

    介绍了一种运用FPGA开发软件Quartus II设计的数字频率计。该数字频率计的1 Hz~1 MHz输入被测脉冲信号具有频率测量、周期测量、脉宽测量和占空比测量等多种用途,其测试结果由3 只七段数码

    标签: FPGA 数字频率

    上传时间: 2013-05-22

    上传用户:qb1993225

  • 直接数字频率合成器的研究

    本文介绍了直接数字频率合成器(DDS)的工作原理及基本结构,在此基础上推导了它的理想频谱,分析了DDS杂散的来源及抑制杂散的常用方法;重点研究了DDS中累加器和波形存储表的设计。针对DDS输入数据刷新率低的特点,双层累加...

    标签: 数字频率合成器

    上传时间: 2013-06-02

    上传用户:SimonQQ

  • 基于51单片机的数字频率

    基于51单片机的数字频率计,里面有源代码与proteus仿真模型,可以作为学习参考之用^_^

    标签: 51单片机 数字频率

    上传时间: 2013-07-03

    上传用户:akk13

  • 基于FPGA数字频率计的实现

    基于FPGA数字频率计的实现,文中有所有的源代码,仅供参考。

    标签: FPGA 数字频率

    上传时间: 2013-08-05

    上传用户:13736136189