基于高速串行BCD 码除法的数字频率计的设计
基于高速串行BCD 码除法的数字频率计的设计...
基于高速串行BCD 码除法的数字频率计的设计...
这是一个用verilog语言设计的数字频率及的源代码,上传一下,供大家研究...
这是我课程设计做的数字频率计的设计,不知道会不会太简单或者重复了。...
简单的数字频率计,source为输入,可以测量其频率,在maxplux中使用,需要标准的1hz时钟信号。...
6位数码管显示的数字频率计,测量范围可达65KMz,测量误差小。...
基于FPGA设计的数字频率计,用VHDL写的代码。。。。有6各模块...
----用AT89C51制作八位数字频率计----完整程序清单,2003年全国大学生比赛项目!...
实验四 频率计 实验要求:设计一个有效位为4位的十进制的数字频率计。...
MB1504锁相环芯片的51单片机驱动程序,可以根据需要修改合适的分频值来完成频率合成配置....
直接数字频率合成器中相位累加杂散,幅度量化杂散及DAC非线性杂散的功率谱密度曲线频谱图...