用以实现信号的任意分频,用于信号的精确分频
上传时间: 2016-05-31
上传用户:小眼睛LSL
用vhdl实现的分频器,可产生任意对主时钟的分频,从而是实现不同频率pwm的控制
上传时间: 2016-06-01
上传用户:6546544
BCSCTL1 = 0X00 //将寄存器的内容清零 XT2震荡器开启 LFTX1工作在低ACLK的分频因子为1
上传时间: 2014-01-22
上传用户:asdfasdfd
用MATLAB实现正交频分复用(OFDM)信道的模拟
上传时间: 2013-12-27
上传用户:hasan2015
本文章是关于正交频分复用信道模拟仿真的,文章介绍了整个设计的方案和流程
上传时间: 2013-12-29
上传用户:wang5829
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计,但是,对于时钟要求不太严格的设计,通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源,再者,这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频:偶数倍分频应该是大家都比较熟悉的分频,通过计数器计数是完全可以实现的。如进行N倍偶数分频,那么可以通过由待分频的时钟触发计数器计数,当计数器从0计数到N/2-1时,输出时钟进行翻转,并给计数器一个复位信号,使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。
上传时间: 2016-06-14
上传用户:wpwpwlxwlx
VHDL实现倍频--偶数倍 分频电路 --分频倍数=2(n+1)
上传时间: 2013-12-12
上传用户:haohaoxuexi
本源码已通过调试,里面有简单的分频做法和点亮18个LED灯
上传时间: 2016-06-24
上传用户:haohaoxuexi
ofdm仿真 实现ofdm的仿真程序 一种正交频分复用
上传时间: 2016-06-28
上传用户:lhc9102
vhdl3分频功能看名字就知道了,还用多说什么吗,大家都是聪明人
上传时间: 2014-01-05
上传用户:dongqiangqiang