本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数 （N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使 用的电路，并在 ModelSim 上进行验证。
上传时间： 2013-12-15
上传用户：从此走出阴霾
数控分频的一个工程---包括vhdl源程序和编译后产生的相关文件
上传时间： 2016-10-04
上传用户：lepoke
实现任意小数分频的VHDL源代码，方便，快捷，提供丰富的资料可供参考，希望大家喜欢
上传时间： 2014-01-25
上传用户：牛布牛
介绍了一种基于软件无线电思想的频分多址中频数字化接收机系统设计方案。它采用Altera公司的FPGA构成核 心单元,通过不同的软件配置实现对三路频分多址信号的解调。
上传时间： 2016-10-11
上传用户：cmc_68289287
数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。
上传时间： 2016-10-13
上传用户：wangzhen1990
应用VHDL语言将高稳晶振分频得到1pps，使用GPS的1pps信号作为触发
上传时间： 2016-10-15
上传用户：lo25643
偶数分频，包括验证程序，verilog实现，可综合
标签： 分频
上传时间： 2014-01-03
上传用户：diets
片机电子钟的计时脉冲基准是由外部晶振的频率经过12分频后提供，采用内部的定时/计数器来实现计时功能。所以，外接晶振频率精确度直接影响电子钟计时的准确性。
上传时间： 2014-01-20
上传用户：13517191407
verilog写的分频程序,可以对输入的频率分频
上传时间： 2016-11-01
上传用户：wfeel
本书介绍正交频分复用OFDM技术的原理及其在无线通信领域内的应用。全书分为10章。
上传时间： 2014-11-30
上传用户：moshushi0009
