VHDL语言的高频时钟分频模块。一种新的分频器实现方法。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1
FILE
.untf
包内组件
2
FILE
clk_100div.syr
12 KB
包内组件
3
FILE
clk_100div.ngc
3.1 KB
包内组件
4
FILE
1pps_c.prj
105 B
包内组件
5
FILE
1pps_c_vhdl.prj
85 B
包内组件
6
FILE
hdllib.ref
408 B
包内组件
7
FILE
vhpl02.vho
675 B
包内组件
8
FILE
vhpl05.vho
934 B
包内组件
9
FILE
vhpl00.vho
680 B
包内组件
10
FILE
vhpl04.vho
685 B
包内组件
11
FILE
vhpl01.vho
1.8 KB
包内组件
12
FILE
vhpl03.vho
4 KB
包内组件