分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。
资源简介：分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先...
上传时间： 2016-06-14
上传用户：wpwpwlxwlx
资源简介：FPGA器件在通信、消费类电子等领域应用越来越广泛，随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先，描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性...
上传时间： 2013-04-24
上传用户：变形金刚
资源简介：基于MC145159的PLL频率合成器设计与实现 介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片M C 145159的工作特性,给出了集成锁相环芯片M C 145159的一个应用实例,为高频频率合成器的设计提供了一个较好的思路.测试结果证明了设计的合理性与实用性,系...
上传时间： 2014-01-17
上传用户：虫虫虫虫虫虫
资源简介：测量目标的距离是雷达的基本任务之一。无线电波在均匀介质中以固定的速度直线传播（在自由空间传播速度约等于光速 km/s）。图2-1雷达位于
上传时间： 2014-01-04
上传用户：Miyuki
资源简介：测量目标的距离是雷达的基本任务之一。无线电波在均匀介质中以固定的速度直线传播（在自由空间传播速度约等于光速 km/s）。图2-1雷达位于
上传时间： 2014-01-11
上传用户：zmy123
资源简介：此函数把SPI的读写功能集成在一块,传递的val既是向SPI写的数据,也是从SPI读取的数据,只需要在执行读或写之前把MCU的I/O脚设置成相应的输出或输入即可。（因为在大部分应用中,是把SPI的DI和DO相连并用MCU的一个IO口来读写）。
上传时间： 2013-12-27
上传用户：l254587896
资源简介：介绍了如何使用数字锁相环,如何用VHDL实现数字锁相环
上传时间： 2013-12-29
上传用户：huql11633
资源简介：加法器是实现两个二进制数相加运算的 基本单元电路。8 位加法器就是实现两个8 位 二进制相加,同时加上低位进位的运算电路。
上传时间： 2016-12-29
上传用户：lx9076
资源简介：德隆是最大的民营企业之一。德隆在辉煌时刻，其运作模式曾吸引了许多企业家探讨；而德隆的突然崩塌，同样应该引起人们警醒。目前德隆危机渐趋平缓，但德隆对中国企业的启示却有长久的意义。 本书追踪了德隆从崛起到危机的全过程，资料丰富详实。不仅首次...
上传时间： 2017-06-03
上传用户：wab1981
资源简介：CAN是国际上应用最广泛的现场总线之一。最初，CAN被设计作为汽车环境中的微控制器通讯，在车载各电子控制装置ECU之间交换信息，形成汽车电子控制网络。CAN是一种多主方式的串行通讯总线，基本设计规范要求有高的位速率，高抗电磁干扰性，而且能够检测出产生的...
上传时间： 2013-12-19
上传用户：无聊来刷下
资源简介：数字锁相环设计，深入了解锁相环设计，对于想要了解锁相环内部机理的朋友是很有帮助的
上传时间： 2017-04-08
上传用户：784533221
资源简介：基于CPLD-FPGA的半整数分频器的设计，用于设计EDA
上传时间： 2013-09-03
上传用户：pioneer_lvbo
资源简介：用VerilogHDL实现基于FPGA的通用分频器的设计
上传时间： 2013-10-28
上传用户：xiaoxiang
资源简介：该文档为基于FPGA的分频器的设计与实现简介文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2021-11-15
上传用户：
资源简介：该文档为FPGA_ASIC-基于CPLD、FPGA的半整数分频器的设计讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2022-02-26
上传用户：slq1234567890
资源简介：用VerilogHDL实现基于FPGA的通用分频器的设计
上传时间： 2015-01-02
上传用户：oooool
资源简介：基于CPLD-FPGA的半整数分频器的设计，用于设计EDA
上传时间： 2015-04-09
上传用户：凌云御清风
资源简介：本文件介绍的是用VerilogHDL语言设计分频器和32位计数器.
上传时间： 2013-12-15
上传用户：缥缈
资源简介：基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)
上传时间： 2013-12-14
上传用户：haoxiyizhong
资源简介：混频器是微波集成电路接收系统中必不可少的部件。此为混频器设计简介，隶属于射频技术应用。
上传时间： 2016-06-15
上传用户：xsnjzljj
资源简介：一个基于CPLD/FPGA的半整数分频器的设计的文档资料
上传时间： 2016-07-13
上传用户：CHENKAI
资源简介：本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数 （N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可...
上传时间： 2013-12-15
上传用户：从此走出阴霾
资源简介：这是我在ISP编程实验中独立编写的一个采用行为描述方式实现的分频器，通过两个并行进程对输入信号CLK进行8分频，占空比为1:7
上传时间： 2017-01-19
上传用户：xiaohuanhuan
资源简介：FPGA上实现的最小是0.5分频的任意分频器
上传时间： 2017-03-24
上传用户：417313137
资源简介：VHDL程序来让蜂鸣器发出音乐的声音 这种电路设计要分好几个模块 主要思路是用ROM记录乐谱 然后用分频器分频 还有就是用计数器读取乐谱 另外还可以扩展 使其显示音符 这是一个做好了的 就是ROM没填谱
上传时间： 2017-08-03
上传用户：ruan2570406
资源简介：基于FPGA的分频器,可以根据更改参数,实现不同倍数的分频.
上传时间： 2013-08-15
上传用户：llwap
资源简介：fredivn.vhd 偶数分频\r\nfredivn1.vhd 奇数分频\r\nfrediv16.vhd 16分频\r\nPULSE.vhd 数控分频器
上传时间： 2013-08-15
上传用户：lizhen9880
资源简介：用Verilog实现基于FPGA的通用分频器
上传时间： 2013-08-30
上传用户：xingyuewubian
资源简介：分频器 FPGＡ程序设计 二分频 对硬件设计有很大用处\r\n
上传时间： 2013-08-31
上传用户：lhc9102
资源简介：这是用VHDL语言写的32位分频器的程序，可直接运行，看结果，欢迎使用。多指正，交流。
上传时间： 2015-05-11
上传用户：chenlong
