基于FPGA的全数字锁相环设计,内有设计过程和设计思想
标签： FPGA 全数字 锁相环
上传时间： 2013-08-13
上传用户：fqscfqj
大型设计中FPGA的多时钟设计策略,希望有需要的人喜欢
标签： FPGA 大型 多时钟 策略
上传时间： 2013-08-14
上传用户：zhichenglu
采用Altera公司的FPGA芯片，在MAX+plus II软件平台上实现多路HDLC电路
标签： Altera FPGA HDLC plus
上传时间： 2013-08-16
上传用户：ommshaggar
多款FPGA CPLD开发板的原理图，很好的线路设计参考
标签： FPGA CPLD 开发板 原理图
上传时间： 2013-08-18
上传用户：shanml
基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等
标签： Verilog FPGA HDL 多功能
上传用户：问题问题
verilog编写基于fpga的鉴相器模块
标签： verilog fpga 编写 模块
上传时间： 2013-08-19
上传用户：18752787361
基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案
标签： FPGA 数字锁相环
上传用户：Huge_Brother
PROTUES中简单图片显示,请多提意见.谢谢!
标签： PROTUES
上传时间： 2013-08-20
上传用户：wawjj
多路18b20测温显示系统,可同时测量n个第三18b20
标签： 18b20 多路 测温 显示系统
上传时间： 2013-08-21
上传用户：zhangchu0807
基于verilog的fir滤波，并带matlab仿真
标签： verilog fir 滤波
上传用户：qiaoyue
