虫虫开发者 虫虫开发者 电子工程与源码社区
热门搜索： STM32 开关电源 FPGA 51单片机 电路图 Altium Modbus 热搜词库 »
上传资料
已收录 673,399 份工程资料 今日 +94
电路原理图 教程资料 人工审核无毒

verilog编写基于fpga的鉴相器模块

所属分类 教程资料
文件大小 436 K
文件格式 RAR 文件
累计下载 152 次
分享作者
发布日期

资料详细技术说明

verilog编写基于fpga的鉴相器模块

压缩包内文件清单（共 12 个文件）

包含 6 个可直接在线预览的源码/说明文档 源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1 TXT
phase_test.smp_dump.txt 106 B
在线阅读
2 V
phase_pll_bb.v 10.3 KB
在线阅读
3 V
phase_pll.v 13.6 KB
在线阅读
4 V
phase_counter_bb.v 3.6 KB
在线阅读
5 V
phase_counter.v 4.3 KB
在线阅读
6 V
phase_test.v 1.3 KB
在线阅读
7 BDF
phase_control.bdf 13.6 KB
包内组件
8 RPT
phase_test.map.rpt 53.4 KB
包内组件
9 SUMM
phase_test.map.summary 325 B
包内组件
10 SUMM
phase_test.tan.summary 3.4 KB
包内组件
11 BSF
phase_test.bsf 3 KB
包内组件
12 RPT
phase_test.fit.rpt 121.9 KB
包内组件

相关教程资料推荐

下载与解压说明

下载积分规则

  • 本资源下载仅需 2 积分
  • 24 小时内重复下载免扣积分
  • VIP 会员享专属免积分高速通道

文件解压指南

  • 推荐使用 7-Zip 或新版 WinRAR 解压
  • 原理图与 PCB 请使用对应 EDA 软件打开
  • 压缩包内源码可直接在上方在线预览

免费获取积分