关于FPGA的设计方面的诸多经验总结，讨论了设计方面应该注意的问题。
上传时间： 2013-08-21
上传用户：onewq
针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的\r\n新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利\r\n用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 kHz/ 30 kW 的感应加\r\n热电源中。
上传时间： 2013-08-22
上传用户：nairui21
多个Verilog和vhdl程序例子，可以作为初学者参考实例，按照电路结构写出HDL代码
上传时间： 2013-08-26
上传用户：athjac
关于数字锁相环的一点东西,可以下来看看\r\n
标签： 数字锁相环
上传时间： 2013-08-26
上传用户：7891
MIL-STD一1553B是一种集中控制式、时分指令/响应型多路串行数据总线标\r\n准，具有高可靠性和灵活性，已经成为现代航空机载系统设备互联的最有效的解\r\n决方案，广泛的应用于飞机、舰船、坦克等武器平台上，并且越来越多的应用到\r\n民用领域。完成1553B总线数据传输功能的关键部件是总线接口芯片11][41。\r\n在对M几STD一1553B数据总线协议进行研究后，参考国外一些芯片的功能结\r\n构，结合EDA技术，本论文提出了基于FPGA的1553B总线接口芯片的设计方案。\r\n在介绍了总线
上传时间： 2013-08-26
上传用户：manlian
Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。
上传时间： 2013-08-28
上传用户：asdfasdfd
节点是网络系统的基本控制单元，论文提出了一种基于CPLD和多处理器结构的控制网络节点设计方案，它能够提高单节点并行处理能力，其模块化结构增强了节点的可靠性。
上传时间： 2013-08-31
上传用户：shanxiliuxu
基于CPLD的多功能信号发生器设计.PDF
上传时间： 2013-09-02
上传用户：lnnn30
大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法
上传时间： 2013-09-04
上传用户：妄想演绎师
protel 常用封装 内有200多个常用原件。
上传时间： 2013-09-11
上传用户：toyoad
