基于FPGA的HDLC协议控制器的设计
本文以符号多项式理论为基础,从理论上论证了任意长度比特组合的CRC校验码的并行算法,提出了并行CRC计算的数学模型,并且以8位二进制序列(即一个字节)为例,介绍了利用此数学模型计算校验码的方法,最后给出了与此算法相对应的VHDL模型。经过对实验数据的对比分析,表明文中所提并行CRC算法的关键路径延迟...
本文以符号多项式理论为基础,从理论上论证了任意长度比特组合的CRC校验码的并行算法,提出了并行CRC计算的数学模型,并且以8位二进制序列(即一个字节)为例,介绍了利用此数学模型计算校验码的方法,最后给出了与此算法相对应的VHDL模型。经过对实验数据的对比分析,表明文中所提并行CRC算法的关键路径延迟...
基于FPGA技术的HDLC帧收发器的设计与实现...
采用Altera公司的FPGA芯片,在MAX+plus II软件平台上实现多路HDLC电路...
介绍了HDLC协议RS485总线控制器的FPGA实现 ...
为了满足某测控平台的设计要求,设计并实现了基于FPGA的六通道HDLC并行通信系统。该系统以FPGA为核心,包括FPGA、DSP、485转换接口等部分。给出了系统的电路设计、关键模块及软件流程图。测试结果表明,系统通讯速度为1 Mb/s,并且工作稳定,目前该设计已经成功应用于某样机中。...