源码工程教程资料人工审核无毒

基于FPGA的多功能数字钟的设计与实现内附有详尽的Verilog HDL源码

所属分类 教程资料

文件大小 3216 K

文件格式 RAR 文件

累计下载 72 次

分享作者 baorong216

发布日期 2013-08-18

资料详细技术说明

基于FPGA的多功能数字钟的设计与实现内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等

压缩包内文件清单（共 12 个文件）

包含 12 个可直接在线预览的源码/说明文档源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用

1 V

time_mux.v 1.3 KB

在线阅读

2 V

hour_counter.v 633 B

在线阅读

3 V

timeset.v 2.1 KB

在线阅读

4 V

time.v 3.5 KB

在线阅读

5 V

time_auto_and_set.v 2.4 KB

在线阅读

6 V

second_counter.v 540 B

在线阅读

7 V

timepiece_main.v 722 B

在线阅读

8 V

minute_counter.v 540 B

在线阅读

9 V

disp_select.v 180 B

在线阅读

10 V

stopwatch.v 243 B

在线阅读

11 V

fdiv.v 693 B

在线阅读

12 V

disp_data_mux.v 2.7 KB

在线阅读

下载与解压说明

下载积分规则

本资源下载仅需 2 积分
24 小时内重复下载免扣积分
VIP 会员享专属免积分高速通道

文件解压指南

推荐使用 7-Zip 或新版 WinRAR 解压
原理图与 PCB 请使用对应 EDA 软件打开
压缩包内源码可直接在上方在线预览

免费获取积分

新用户注册即赠送 10 积分
上传分享工程资料可获得持续积分奖励
查看积分规则与会员权益 →

资料详细技术说明

压缩包内文件清单（共 12 个文件）

相关教程资料推荐

基于Verilog HDL设计的多功能数字钟

基于FPGA多功能数字钟的设计

基于FPGA的多功能数字钟设计

基于Verilog HDL设计的数字时钟