搜索：verilog - 虫虫下载站

VHDL/FPGA/Verilog 采用verilog hdl 语言实现整形dct算法

采用verilog hdl 语言实现整形dct算法，设计合理，算法简单，是红色逻辑开发板试验程序，值得一看。

https://www.eeworm.com/dl/663/247467.html

下载: 174

查看: 1081

VHDL/FPGA/Verilog verilog实现的数字滤波器

verilog实现的数字滤波器，用于fpga

https://www.eeworm.com/dl/663/249357.html

下载: 164

查看: 1070

verilog 数字滤波器

VHDL/FPGA/Verilog 自己编写的串口UART的接收Verilog模块

自己编写的串口UART的接收Verilog模块，支持中断和查询方式接收，对信号的畸变适应能力强。

https://www.eeworm.com/dl/663/251471.html

下载: 55

查看: 1111

Verilog UART 编写串口

软件设计/软件工程  verilog语言描述多时钟方法！！！强力推荐。

verilog语言描述多时钟方法！！！强力推荐。

https://www.eeworm.com/dl/684/251925.html

下载: 75

查看: 1242

verilog 语言多时钟

VHDL/FPGA/Verilog Synchronous read write RAM verilog。经过modelsim se仿真。

Synchronous read write RAM verilog。经过modelsim se仿真。

https://www.eeworm.com/dl/663/258624.html

下载: 181

查看: 1123

Synchronous modelsim verilog write

其他书籍  Verilog_and_VHD_stata_machine_design.rar.外国的

Verilog_and_VHD_stata_machine_design.rar.外国的，写得很好，值得一看啊。

https://www.eeworm.com/dl/542/259008.html

下载: 180

查看: 1011

Verilog_and_VHD_stata_machine_des ign

其他书籍  其中给出了许多VERILOG中常用的代码

其中给出了许多VERILOG中常用的代码，并且给出了测试模块

https://www.eeworm.com/dl/542/259657.html

下载: 120

查看: 1061

VERILOG 代码

VHDL/FPGA/Verilog 用verilog hdl编写的一些例程

用verilog hdl编写的一些例程，包括加法器/减法器等等，例子较多就不一一列举了

https://www.eeworm.com/dl/663/259996.html

下载: 116

查看: 1055

verilog hdl 编写

其他嵌入式/单片机内容  采用冒泡排序的方式在verilog中实现

采用冒泡排序的方式在verilog中实现，从而可以实现信号的有序输出，为控制设备提供有序信号。

https://www.eeworm.com/dl/687/262668.html

下载: 39

查看: 1148

verilog 排序方式

VHDL/FPGA/Verilog FPGA中FLASH配置控制源码,VHDL和Verilog

FPGA中FLASH配置控制源码,VHDL和Verilog

https://www.eeworm.com/dl/663/263486.html

下载: 132

查看: 1101

Verilog FLASH FPGA VHDL

搜索结果

按分类筛选