FIR滤波器的verilog实现,实现6级流水线的程序设计。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
entries
2.9 KB
包内组件
2
FILE
repository
26 B
包内组件
3
FILE
root
13 B
包内组件