采用verilog hdl 语言实现整形dct算法

相 关 资 源

• 采用verilog hdl 语言实现整形dct算法免费下载

  资源简介：采用verilog hdl 语言实现整形dct算法，设计合理，算法简单，是红色逻辑开发板试验程序，值得一看。

  标签： verilog hdl dct 语言

  上传时间： 2013-12-23

  上传用户：aeiouetla

• 16阶FIR滤波器--本设计用verilog hdl语言串行DA算法实现16阶有限频率响应滤波器！免费下载

  资源简介：16阶FIR滤波器--本设计用verilog hdl语言串行DA算法实现16阶有限频率响应滤波器！

  标签： verilog FIR hdl 滤波器

  上传时间： 2016-11-26

  上传用户：moshushi0009

• 采用verilog hdl语言编写的实用电梯控制器免费下载

  资源简介：采用verilog hdl语言编写的实用电梯控制器，这是一个在实验室里模拟的项目，分为主控制器与分控制器，主控制器完成运行方向、显示楼层、关开电梯门、与分控制器通讯等功能；分控制器是在每一层的设备，实现显示电梯当前所在楼层、接收乘客上升下降要求等功能...

  标签： verilog hdl 语言 编写

  上传时间： 2014-01-23

  上传用户：日光微澜

• 采用verilog hdl语言编写的步进电机位置系统免费下载

  资源简介：采用verilog hdl语言编写的步进电机位置系统，实现步进电机的定速、加速、减速、定位，且速率和加减速度都能做到连续可调的程序，对控制类相关的学习者价值很高

  标签： verilog hdl 语言 编写

  上传时间： 2016-03-21

  上传用户：aix008

• 本文件提供了用verilog hdl语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.免费下载

  资源简介：本文件提供了用verilog hdl语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

  标签： verilog 加法器 hdl 进位

  上传时间： 2013-12-17

  上传用户：ynwbosss

• actel A3P250 fpga用verilog hdl语言实现串口功能的源代码免费下载

  资源简介：actel A3P250 fpga用verilog hdl语言实现串口功能的源代码

  标签： verilog A3P250 actel fpga

  上传时间： 2013-12-23

  上传用户：aa17807091

• 采用verilog hdl语言编写的数字频率计免费下载

  资源简介：采用verilog hdl语言编写的数字频率计，被测波形分别为方波、三角波和正弦波；采用6个数码管显示结果，三档量程可调，工程价值很高，

  标签： verilog hdl 语言 编写

  上传时间： 2016-03-21

  上传用户：kr770906

• 采用verilog hdl语言编写的交通灯控制系统免费下载

  资源简介：采用verilog hdl语言编写的交通灯控制系统，这是一个完整的毕设课题，分别有分频、显示译码、倒计时和动态显示驱动模块，实用价值很高，

  标签： verilog hdl 语言 编写

  上传时间： 2016-03-21

  上传用户：R50974

• 采用verilog hdl语言编写的多功能数字钟免费下载

  资源简介：采用verilog hdl语言编写的多功能数字钟，包括四个功能：时间显示与设置、秒表、闹钟、日期显示与设置，源代码对FPGA和CPLD学习者价值很高，

  标签： verilog hdl 语言 编写

  上传时间： 2016-03-21

  上传用户：270189020

• 采用verilog hdl语言编写的直流电动机控制系统免费下载

  资源简介：采用verilog hdl语言编写的直流电动机控制系统，主要完成直流电动机的速度控制，典型的三闭环(位置、转速和电流反馈)直流电机控制系统，对控制类相关的学习者价值很高

  标签： verilog hdl 语言 编写

  上传时间： 2014-01-19

  上传用户：weiwolkt

• 有实验结果,用MOSIN6编写的,是verilog hdl语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Ver免费下载

  资源简介：有实验结果,用MOSIN6编写的,是verilog hdl语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在verilog模块中应用计数器； 3. 学习测试模块的编写、综合和不同层次的仿真。 练习四 ...

  标签： verilog MOSIN6 hdl Ver

  上传时间： 2016-11-19

  上传用户：mhp0114

• 本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用verilog hdl 语言进行编程。免费下载

  资源简介：本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用verilog hdl 语言进行编程。

  标签： verilog hdl 程序 传输流

  上传时间： 2013-12-27

  上传用户：s363994250

• 采用verilog hdl语言编写的曼彻斯特码免费下载

  资源简介：采用verilog hdl语言编写的曼彻斯特码， 文件列表： help md.v md_tf.v me.v me_tf.v med.v

  标签： verilog hdl 语言 编写

  上传时间： 2016-12-08

  上传用户：yoleeson

• OFDM系统中FFT的verilog hdl 语言实现。免费下载

  资源简介：OFDM系统中FFT的verilog hdl 语言实现。

  标签： verilog OFDM FFT hdl

  上传时间： 2017-01-18

  上传用户：wcl168881111111

• 采用verilog hel语言实现VGA的驱动免费下载

  资源简介：采用verilog hel语言实现VGA的驱动，非常实用的源程序，有工程，晶振为有源晶振50的

  标签： verilog VGA hel 语言

  上传时间： 2014-01-17

  上传用户：181992417

• verilog hdl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码免费下载

  资源简介：verilog hdl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码 //本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在//PC机上安装一个串口调试工具来验证程序的功能。//程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控//制器，...

  标签： verilog hdl cpld 串口通讯 quartus

  上传时间： 2022-02-18

  上传用户：

• 基于verilog hdl语言的FPGA设计免费下载

  资源简介：采用 verilog hdl 语言在Altera 公司的FPGA 芯片上实现了RISC_CPU 的关键部件状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用verilog

  标签： verilog FPGA hdl 语言

  上传时间： 2013-07-06

  上传用户：也一样请求

• 此设计采用verilog hdl硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块免费下载

  资源简介：此设计采用verilog hdl硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块，一个提供同步信号（H_SYNC和V_SYNC）及像素位置信息；另一个接收像素位置信息，并输出颜色信号。这样便于进行图形修改，同时也容易实现

  标签： verilog hdl 硬件语言设计 开发板

  上传时间： 2015-04-11

  上传用户：myworkpost

• 采用verilog hdl硬件语言设计,实现基本的公用电话计费功能,设计完整.免费下载

  资源简介：采用verilog hdl硬件语言设计,实现基本的公用电话计费功能,设计完整.

  标签： verilog hdl 硬件语言设计 电话

  上传时间： 2014-01-11

  上传用户：tzl1975

• 采用verilog hdl编程语言实现led显示免费下载

  资源简介：采用verilog hdl编程语言实现led显示，有工程代码用QII软件编译调试

  标签： verilog hdl led 编程语言

  上传时间： 2013-12-18

  上传用户：小草123

• 采用verilog hdl设计,在掌宇智能开发板上得到实现 根据抢答器的原理免费下载

  资源简介：采用verilog hdl设计,在掌宇智能开发板上得到实现 根据抢答器的原理，整个电路可划分为三部分：采样电路、门控电路和译码电路

  标签： verilog hdl 开发板 抢答器

  上传时间： 2013-12-21

  上传用户：zgu489

• verilog hdl语言编写的5分频电路。采用两路时钟相逻辑作用产生。免费下载

  资源简介：verilog hdl语言编写的5分频电路。采用两路时钟相逻辑作用产生。

  标签： verilog hdl 语言 编写

  上传时间： 2015-07-18

  上传用户：yulg

• verilog hdl语言在FPGA实现中的存储器的使用详细说明免费下载

  资源简介：verilog hdl语言在FPGA实现中的存储器的使用详细说明

  标签： verilog FPGA hdl 语言

  上传时间： 2014-10-14

  上传用户：litianchu

• 实现简单的UART功能,在QUARTUS4.0下编译通过,采用verilog hdl编写.免费下载

  资源简介：实现简单的UART功能,在QUARTUS4.0下编译通过,采用verilog hdl编写.

  标签： QUARTUS verilog UART 4.0

  上传时间： 2013-12-18

  上传用户：hfmm633

• 针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计, 分析了通用WDM总线驱动程序的开发。采用verilog hdl 用CPLD 设计控制时序实现了DS免费下载

  资源简介：针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计, 分析了通用WDM总线驱动程序的开发。采用verilog hdl 用CPLD 设计控制时序实现了DSP 和 CPCI 总线桥接器PCI9054 之间的普通传输和高速DMA 传输。驱动程序采用DriverWorks ...

  标签： verilog 9054 CPCI CPLD

  上传时间： 2013-12-24

  上传用户：tedo811

• cordic算法的verilog hdl具体实现免费下载

  资源简介：cordic算法的verilog hdl具体实现

  标签： verilog cordic hdl 算法

  上传时间： 2013-12-06

  上传用户：2467478207

• 是几个用verilog hdl语言编写的源代码（里面包括实现滤波器等）免费下载

  资源简介：是几个用verilog hdl语言编写的源代码（里面包括实现滤波器等），对想学习这个语言的朋友很有帮助！

  标签： verilog hdl 语言 编写

  上传时间： 2016-05-22

  上传用户：ouyangtongze

• 这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.免费下载

  资源简介：这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.

  标签： verilog booth hdl 家

  上传时间： 2013-11-29

  上传用户：jjj0202

• 掌握DES标准的算法描述 采用C语言实现DES加密算法；免费下载

  资源简介：掌握DES标准的算法描述 采用C语言实现DES加密算法；

  标签： DES C语言 标准 加密算法

  上传时间： 2014-01-01

  上传用户：181992417

• 掌握RSA算法描述。 采用C语言实现RSA加密算法免费下载

  资源简介：掌握RSA算法描述。 采用C语言实现RSA加密算法

  标签： RSA C语言 算法 加密算法

  上传时间： 2013-12-26

  上传用户：Pzj