top_watch.fit.rpt

60秒秒表设计

;    |counter:counts|                ; 35         ; 0    ; |top_watch|counter:counts                                         ;
;       |count100:count_1|           ; 8          ; 0    ; |top_watch|counter:counts|count100:count_1                        ;
;       |count60:count_2|            ; 10         ; 0    ; |top_watch|counter:counts|count60:count_2                         ;
;          |lpm_counter:high2_rtl_0| ; 4          ; 0    ; |top_watch|counter:counts|count60:count_2|lpm_counter:high2_rtl_0 ;
;    |div192:div1|                   ; 9          ; 0    ; |top_watch|div192:div1                                            ;
;    |div_4:div2|                    ; 6          ; 0    ; |top_watch|div_4:div2                                             ;
;       |drv_cnt:drv1|               ; 2          ; 0    ; |top_watch|div_4:div2|drv_cnt:drv1                                ;
;       |drv_dec:drv2|               ; 4          ; 0    ; |top_watch|div_4:div2|drv_dec:drv2                                ;
;    |dtlatch:dtlatch1|              ; 16         ; 0    ; |top_watch|dtlatch:dtlatch1                                       ;
;    |seg7_dec:seg7|                 ; 16         ; 0    ; |top_watch|seg7_dec:seg7                                          ;
;    |select:select1|                ; 5          ; 0    ; |top_watch|select:select1                                         ;
;    |state:state1|                  ; 6          ; 0    ; |top_watch|state:state1                                           ;
;    |switch:shot1|                  ; 1          ; 0    ; |top_watch|switch:shot1                                           ;
;    |switch:shot2|                  ; 1          ; 0    ; |top_watch|switch:shot2                                           ;
+------------------------------------+------------+------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                               ;
+------------------------+----------+---------+--------------+--------+----------------------+------------------+
; Name                   ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+------------------------+----------+---------+--------------+--------+----------------------+------------------+
; clk                    ; PIN_45   ; 43      ; Clock        ; no     ; --                   ; --               ;
; clk768                 ; PIN_2    ; 9       ; Clock        ; yes    ; On                   ; --               ;
; div192:div1|count96[0] ; LC50     ; 8       ; Clock enable ; no     ; --                   ; --               ;
; div192:div1|count96[1] ; LC55     ; 8       ; Clock enable ; no     ; --                   ; --               ;
; div192:div1|count96[2] ; LC60     ; 7       ; Clock enable ; no     ; --                   ; --               ;
; div192:div1|count96[3] ; LC54     ; 6       ; Clock enable ; no     ; --                   ; --               ;
; div192:div1|count96[4] ; LC52     ; 5       ; Clock enable ; no     ; --                   ; --               ;
; div192:div1|count96[5] ; LC63     ; 4       ; Clock enable ; no     ; --                   ; --               ;
; div192:div1|count96[6] ; LC62     ; 4       ; Clock enable ; no     ; --                   ; --               ;
; div192:div1|count96[7] ; LC58     ; 4       ; Clock enable ; no     ; --                   ; --               ;
; rst                    ; PIN_1    ; 52      ; Async. clear ; yes    ; On                   ; --               ;
+------------------------+----------+---------+--------------+--------+----------------------+------------------+


+-----------------------------------------------------------------------+
; Global & Other Fast Signals                                           ;
+--------+----------+---------+----------------------+------------------+
; Name   ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------+----------+---------+----------------------+------------------+
; clk768 ; PIN_2    ; 9       ; On                   ; --               ;
; rst    ; PIN_1    ; 52      ; On                   ; --               ;
+--------+----------+---------+----------------------+------------------+


+--------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                          ;
+----------------------------------------------------------------+---------+
; Name                                                           ; Fan-Out ;
+----------------------------------------------------------------+---------+
; clk                                                            ; 43      ;
; div_4:div2|drv_cnt:drv1|q[0]                                   ; 37      ;
; div_4:div2|drv_cnt:drv1|q[1]                                   ; 36      ;
; counter:counts|carry[1]~22                                     ; 33      ;
; counter:counts|count100:count_1|low1[0]                        ; 21      ;
; counter:counts|count100:count_1|low1[2]                        ; 20      ;
; counter:counts|count100:count_1|low1[1]                        ; 20      ;
; counter:counts|count100:count_1|low1[3]                        ; 19      ;
; state:state1|crst                                              ; 19      ;
; counter:counts|count100:count_1|high1[0]                       ; 17      ;
; state:state1|hold                                              ; 17      ;
; counter:counts|count100:count_1|high1[2]                       ; 16      ;
; counter:counts|count100:count_1|high1[1]                       ; 16      ;
; counter:counts|count100:count_1|high1[3]                       ; 15      ;
; dtlatch:dtlatch1|sel_din[14]                                   ; 12      ;
; dtlatch:dtlatch1|sel_din[13]                                   ; 12      ;
; counter:counts|count60:count_2|low2[2]                         ; 12      ;
; counter:counts|count60:count_2|low2[1]                         ; 12      ;
; counter:counts|count60:count_2|low2[0]                         ; 12      ;
; dtlatch:dtlatch1|sel_din[6]                                    ; 12      ;
; dtlatch:dtlatch1|sel_din[5]                                    ; 12      ;
; dtlatch:dtlatch1|sel_din[1]                                    ; 12      ;
; dtlatch:dtlatch1|sel_din[0]                                    ; 12      ;
; dtlatch:dtlatch1|sel_din[4]                                    ; 11      ;
; dtlatch:dtlatch1|sel_din[12]                                   ; 11      ;
; counter:counts|count60:count_2|low2[3]                         ; 11      ;
; dtlatch:dtlatch1|sel_din[10]                                   ; 11      ;
; dtlatch:dtlatch1|sel_din[9]                                    ; 11      ;
; dtlatch:dtlatch1|sel_din[2]                                    ; 11      ;
; dtlatch:dtlatch1|sel_din[8]                                    ; 10      ;
; state:state1|con                                               ; 9       ;
; dtlatch:dtlatch1|sel_din[15]                                   ; 8       ;
; counter:counts|count60:count_2|lpm_counter:high2_rtl_0|dffs[0] ; 8       ;
; dtlatch:dtlatch1|sel_din[11]                                   ; 8       ;
; dtlatch:dtlatch1|sel_din[7]                                    ; 8       ;
; dtlatch:dtlatch1|sel_din[3]                                    ; 8       ;
; div192:div1|count96[1]                                         ; 8       ;
; div192:div1|count96[0]                                         ; 8       ;
; counter:counts|count60:count_2|lpm_counter:high2_rtl_0|dffs[1] ; 7       ;
; div192:div1|count96[2]                                         ; 7       ;
; counter:counts|count60:count_2|lpm_counter:high2_rtl_0|dffs[2] ; 6       ;
; div192:div1|count96[3]                                         ; 6       ;
; state:state1|sel.state_bit_2                                   ; 6       ;
; counter:counts|count60:count_2|lpm_counter:high2_rtl_0|dffs[3] ; 5       ;
; div192:div1|count96[4]                                         ; 5       ;
; state:state1|sel.state_bit_1                                   ; 5       ;
; div192:div1|count96[7]                                         ; 4       ;
; div192:div1|count96[6]                                         ; 4       ;