seg7_dec.v

来自「60秒秒表设计」· Verilog 代码 · 共 26 行

//seg7_LED Decoder
module seg7_dec(din,dout);
input  [3:0]din;
output [6:0]dout;

function [6:0]select;
input [3:0]din;
  case(din)
   4'h0 :   select=7'b0111111;
   4'h1 :   select=7'b0000110;
   4'h2 :   select=7'b1011011;
   4'h3 :   select=7'b1001111;
   4'h4 :   select=7'b1100110;
   4'h5 :   select=7'b1101101;
   4'h6 :   select=7'b1111101;
   4'h7 :   select=7'b0000111;
   4'h8 :   select=7'b1111111;
   4'h9 :   select=7'b1101111;
   default  select=1'bx;
  endcase
endfunction

assign dout=select(din);

endmodule