top_watch.fit.rpt

60秒秒表设计

; 26       ; 25         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; count[6]       ; output ; TTL          ;         ; Y               ;
; 28       ; 27         ; --       ; count[7]       ; output ; TTL          ;         ; Y               ;
; 29       ; 28         ; --       ; count[8]       ; output ; TTL          ;         ; Y               ;
; 30       ; 29         ; --       ; count[9]       ; output ; TTL          ;         ; Y               ;
; 31       ; 30         ; --       ; count[10]      ; output ; TTL          ;         ; Y               ;
; 32       ; 31         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 33       ; 32         ; --       ; count[11]      ; output ; TTL          ;         ; Y               ;
; 34       ; 33         ; --       ; count[12]      ; output ; TTL          ;         ; Y               ;
; 35       ; 34         ; --       ; clk400         ; output ; TTL          ;         ; Y               ;
; 36       ; 35         ; --       ; count[13]      ; output ; TTL          ;         ; Y               ;
; 37       ; 36         ; --       ; count[14]      ; output ; TTL          ;         ; Y               ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; count[15]      ; output ; TTL          ;         ; Y               ;
; 40       ; 39         ; --       ; count[3]       ; output ; TTL          ;         ; Y               ;
; 41       ; 40         ; --       ; dec_din[0]     ; output ; TTL          ;         ; Y               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; dec_din[1]     ; output ; TTL          ;         ; Y               ;
; 45       ; 44         ; --       ; clk            ; input  ; TTL          ;         ; Y               ;
; 46       ; 45         ; --       ; dec_din[2]     ; output ; TTL          ;         ; Y               ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; dec_din[3]     ; output ; TTL          ;         ; Y               ;
; 49       ; 48         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 50       ; 49         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 51       ; 50         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 52       ; 51         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; drive[0]       ; output ; TTL          ;         ; Y               ;
; 55       ; 54         ; --       ; drive[1]       ; output ; TTL          ;         ; Y               ;
; 56       ; 55         ; --       ; drive[2]       ; output ; TTL          ;         ; Y               ;
; 57       ; 56         ; --       ; drive[3]       ; output ; TTL          ;         ; Y               ;
; 58       ; 57         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 61       ; 60         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 62       ; 61         ; --       ; TCK            ; input  ; TTL          ;         ; N               ;
; 63       ; 62         ; --       ; segment[7]     ; output ; TTL          ;         ; Y               ;
; 64       ; 63         ; --       ; segment[6]     ; output ; TTL          ;         ; Y               ;
; 65       ; 64         ; --       ; segment[5]     ; output ; TTL          ;         ; Y               ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; segment[4]     ; output ; TTL          ;         ; Y               ;
; 68       ; 67         ; --       ; segment[3]     ; output ; TTL          ;         ; Y               ;
; 69       ; 68         ; --       ; segment[2]     ; output ; TTL          ;         ; Y               ;
; 70       ; 69         ; --       ; segment[1]     ; output ; TTL          ;         ; Y               ;
; 71       ; 70         ; --       ; TDO            ; output ; TTL          ;         ; N               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; segment[0]     ; output ; TTL          ;         ; Y               ;
; 74       ; 73         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 75       ; 74         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 76       ; 75         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 77       ; 76         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 80       ; 79         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 81       ; 80         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; GND+           ;        ;              ;         ;                 ;
; 84       ; 83         ; --       ; GND+           ;        ;              ;         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 2                    ; 0                 ; 0                 ; 2     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+----------------------------------------------------------------------+
; Dedicated Inputs I/O                                                 ;
+--------+-------+-------+-------+--------------+------------+---------+
; Name   ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+--------+-------+-------+-------+--------------+------------+---------+
; clk768 ; 2     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; rst    ; 1     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+--------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                      ;
+------------------------------------+------------+------+-------------------------------------------------------------------+
; Compilation Hierarchy Node         ; Macrocells ; Pins ; Full Hierarchy Name                                               ;
+------------------------------------+------------+------+-------------------------------------------------------------------+
; |top_watch                         ; 95         ; 42   ; |top_watch                                                        ;