_primary.vhd

来自「一个完整的MIPS CPU」· VHDL 代码 · 共 8 行

library verilog;
use verilog.vl_types.all;
entity global is
    port(
        \out\           : out    vl_logic
    );
end global;