_primary.vhd

来自「一个完整的MIPS CPU」· VHDL 代码 · 共 9 行

library verilog;
use verilog.vl_types.all;
entity main_test is
    port(
        clk             : out    vl_logic;
        reset           : out    vl_logic
    );
end main_test;