您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194个

用VHDL写的一个小游戏

标签: VHDL 小游戏发布者:ludingpc上传时间:2014-11-04
Verilog based simluation model for MXIC SPI Flash.

标签: simluation Verilog Flash based 发布者:junjie_x上传时间:2014-11-04
浙江大学的VHDL中文教程

标签: VHDL 大学教程发布者:lingyun579上传时间:2014-11-04
用VHDL描述一个让6个数码管同时显示的控制器

标签: VHDL 数码管控制器发布者:zyhunicom上传时间:2014-11-04
本程序为加密芯片内部加密运算单元部分

标签: 程序加密芯片加密分发布者:xingxian上传时间:2014-11-03
SDRAM控制核

标签: SDRAM 控制发布者:red2years上传时间:2014-11-03
一个关于VHDL的cpld开发实验程序

标签: VHDL cpld 实验程序发布者:ccuading上传时间:2014-11-03
用verilog写的CORDIC算法实现

标签: verilog CORDIC 算法发布者:wujiahui1pm上传时间:2014-11-03
此程序用VHDL语言编写

标签: VHDL 程序语言编写发布者:xieqinplay上传时间:2014-11-03
流水灯

标签: 流水灯发布者:hard上传时间:2014-11-02
PWM信号产生代码

标签: PWM 信号产生代码发布者:my上传时间:2014-11-02
DDR SDRAM控制器的VHDL源代码

标签: SDRAM VHDL DDR 控制器发布者:zaindyclg上传时间:2014-11-01
EDA 七段译码器 VHDL代码

标签: VHDL EDA 译码器代码发布者:tiandl上传时间:2014-11-01
先进先出存储电路fifo

标签: fifo 存储电路发布者:tiger452上传时间:2014-11-01
使用VHDL语言进行数字锁相环的设计

标签: VHDL 语言数字锁相环发布者:xieqinplay上传时间:2014-11-01
基与vhdl语言实现1602LCM液晶显示屏的驱动函数和实例

标签: vhdl 1602 LCM 语言发布者:Emouse上传时间:2014-11-01
FPGA语音通信平台设计实例哦

标签: FPGA 语音设计实例通信平台发布者:lizibb上传时间:2014-11-01
Medical_Image_processor in VHDL。

标签: Medical_Image_processor VHDL in 发布者:jjjjjkkkkjkjkjk上传时间:2014-10-31
运用FPGA控制AD9957的操作

标签: FPGA 9957 AD 控制发布者:huihuisasa上传时间:2014-10-31
Modelsim FLI接口设计实例

标签: Modelsim FLI 接口设计实例发布者:dojoy上传时间:2014-10-30
本示例演示了VGA的控制方法

标签: VGA 控制方法发布者:jipigu上传时间:2014-10-30
使用CPLD进行驱动电机演示

标签: CPLD 驱动电机发布者:WOKAORIPI上传时间:2014-10-29
lab1——FPGA这个文件中体统了如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现

标签: FPGA verilog lab1 Hdl 发布者:laosoler上传时间:2014-10-29
用verilog设计了一个简洁而实用的I2C总线控制器

标签: verilog I2C 总线控制器发布者:karon9999上传时间:2014-10-29
USB接口控制器参考设计

标签: USB 接口控制器参考设计发布者:foreverNewcomer上传时间:2014-10-28
采用fpga做小数运算的程序

标签: fpga 运算程序发布者:bi_yangfeng上传时间:2014-10-27
vhdl代码实现8位cpu功能

标签: vhdl cpu 8位代码发布者:zhouqiaks上传时间:2014-10-27
RAM存储器：设定16 个8 位存储单元。如果read= 1 则dataout<=mem(conv_integer(address)). 如果write= 1 则mem(conv_intege

标签: conv_integer conv_intege mem dataout 发布者:anniesprite上传时间:2014-10-27
一个关于Xilinx的Basys的VGA的工程原码 . 比较完整 .

标签: Xilinx Basys VGA 工程发布者:xiaomaolv1017上传时间:2014-10-27
这是关于2分频的vhdl实现和verilog hdl实现

标签: verilog vhdl hdl 分频发布者:sunny_02上传时间:2014-10-27