RAM存储器: 设定16 个8 位存储单元。如果read= 1 则dataout<=mem(conv_integer(address)). 如果write= 1 则mem(conv_intege VHDL/FPGA/Verilog 2 K 86 次下载 2014-10-27