您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194个

用VHDL语言实现的FFT源代码

标签: VHDL FFT 语言源代码发布者:l2335800上传时间:2014-11-27
一种RISC结构8位微控制器的设计与实现

标签: RISC 8位微控制器发布者:xiaomaolv1017上传时间:2014-11-27
65位FIR数字滤波器的设计~~其中有通过仿真得出得数据 ~可以通过数据输入完成滤波实验~对数字滤波器得整个算法进行了分析包括输入分组相加然后相乘得过程

标签: FIR 数据输入数字滤波器发布者:wanglp094上传时间:2014-11-27
一个8051的VHDL代码

标签: 8051 VHDL 代码发布者:wewe1111上传时间:2014-11-27
本程序利用VHDL语言实现拔河游戏机的功能

标签: VHDL 程序语言发布者:faye3000上传时间:2014-11-27
这是一个很好的USB程序。

标签: USB 程序发布者:uimeet上传时间:2014-11-27
高速任意波形产生器控制模块控制NCO,FIFO

标签: FIFO NCO 任意波形产生器发布者:machao844655上传时间:2014-11-27
基于FLEX10K的频率计设计

标签: FLEX 10K 10 频率计设发布者:xfzzp_0321上传时间:2014-11-27
FIR filter basic verilog code for implementation

标签: implementation verilog filter basic 发布者:xueyulanlian上传时间:2014-11-27
这是“状态机设计（讲稿）”

标签: 状态发布者:wewe1111上传时间:2014-11-27
状态机及其VHDL设计,详细介绍了状态机的基本结构、功能和分类

标签: VHDL 状态基本结构分类发布者:kuaile13y上传时间:2014-11-27
RAM控制的VHDL实现真的很有用真的很有用

标签: VHDL RAM 控制发布者:lxwcqq上传时间:2014-11-27
用ＦＰＧＡ

标签: 发布者:suroot2005上传时间:2014-11-27
uart的VHDL源代码

标签: uart VHDL 源代码发布者:tiebob上传时间:2014-11-27
自动售货机程序

标签: 自动售货机程序发布者:ybsscauc上传时间:2014-11-27
自动生成线形反馈移位寄存器的各种HDL源代码和原理图的工具

标签: HDL 自动生成反馈移位寄存器原理图发布者:w5525上传时间:2014-11-27
verilog code radix-2 SRT divider input [7:0]Dividend input [3:0]Divisor output [4:0]Quotient

标签: input Dividend Quotient verilog 发布者:MOMO89752118上传时间:2014-11-27
数字密码锁： 1.系统具有预置的初始密码“00000001”。 2.输入密码与预存密码相同时

标签: 00000001 密码数字密码锁发布者:zln12345上传时间:2014-11-27
8*8位的fifo数据缓冲器的vhdl源程序。经过quartus ii 6.0 验证成功。

标签: quartus fifo vhdl 6.0 发布者:yangjiuhe上传时间:2014-11-27
基于VHDL的自动售货机设计,希望对大家有点帮助

标签: VHDL 自动售货机家发布者:rubyist上传时间:2014-11-27
This file is gotten from the web.

标签: gotten This file from 发布者:xufengping716上传时间:2014-11-26
一个verilog源代码

标签: verilog 源代码发布者:a6810121上传时间:2014-11-26
设计含异步清零和同步时钟使能的加法计数器

标签: 零时钟加法计数器发布者:novelty1234上传时间:2014-11-26
YUV转RGB的源程序

标签: YUV RGB 源程序发布者:evenxyz上传时间:2014-11-26
基于VHDL语言

标签: VHDL 语言发布者:starsrain1上传时间:2014-11-26
数码管显示时钟的VHDL源程序

标签: VHDL 数码管显示时钟源程序发布者:shenshen00上传时间:2014-11-26
FIR Filter的例子

标签: Filter FIR 发布者:hudun2006上传时间:2014-11-26
乘法器所占资源很少很好的一个乘法器史书上的一个例子说得很好啊

标签: 乘法器资源发布者:qqpp2q上传时间:2014-11-26
Verilog编写的UART程序源代码。测试成功。支持字符串发送

标签: Verilog UART 编写程序发布者:happy_christina上传时间:2014-11-26
由VHDL写的多数决定的数字滤波器！QuartusII5.0的工程文件,编译通过！

标签: QuartusII VHDL 5.0 数字滤波器发布者:sun67512945上传时间:2014-11-26