虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 设计含异步清零和同步时钟使能的加法计数器

设计含异步清零和同步时钟使能的加法计数器

  • 资源大小:29 K
  • 上传时间: 2014-11-26
  • 上传用户:novelty1234
  • 资源积分:2 下载积分
  • 标      签: 时钟 加法 计数器

资 源 简 介

设计含异步清零和同步时钟使能的加法计数器

相 关 资 源