您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194个

flash interface controller, verilog coding

标签: controller interface verilog coding 发布者:pore上传时间:2014-12-06
VHDL七人表决器免费为大家服务

标签: VHDL 表决器家服务发布者:lanyunhan上传时间:2014-12-06
彩条信号显示的VHDL源程序

标签: VHDL 信号源程序发布者:shanyeshuren上传时间:2014-12-06
Bluetooth IP CORE .very goog as a study file .

标签: Bluetooth study CORE very 发布者:boobyb上传时间:2014-12-06
vhdl语言的16b cpu代码全部的代码我会依次上传另有说明txt文本

标签: vhdl 16b cpu txt 发布者:zhoubin2048上传时间:2014-12-06
baudrate for 9600 program

标签: baudrate program 9600 for 发布者:yyjpu上传时间:2014-12-06
RD1006--I2C与存储器的IP 代码及说明文档

标签: 1006 RD 存储器代码发布者:edan1181上传时间:2014-12-06
nios num clock verilog code

标签: verilog clock nios code 发布者:quanliao77上传时间:2014-12-06
verilog VSIP core,用verilog语言编写

标签: verilog VSIP core 语言发布者:cnnotes上传时间:2014-12-06
数字IC设计人员刚起步时几乎都是从modelsim开始的

标签: modelsim 数字 IC设计发布者:devilgaze上传时间:2014-12-06
Enhanced version of the Serial Peripheral Interface available on Motorola s MC68HC11 family of CPUs.

标签: Peripheral Interface available Enhanced 发布者:ggh062上传时间:2014-12-06
Ｍｉｃｋｅｙ－１２８流密码的ＶＨＤＬ源程序

标签: 流密码源程序发布者:AhQ上传时间:2014-12-06
DDS的vhdl语言源程序实现该程序可实现1HZ频率步进

标签: vhdl DDS 1HZ 语言发布者:zbcs1025上传时间:2014-12-06
verilog code 16-bit carry look-ahead adder output [15:0] sum // 相加總和 output carryout // 進位 input

标签: output look-ahead carryout verilog 发布者:xushenghao001上传时间:2014-12-06
xilinx sopc技术实例

标签: xilinx sopc 发布者:5201314上传时间:2014-12-06
cycloneII的详细手册资料包括handbook

标签: cycloneII handbook 发布者:ok34090512上传时间:2014-12-06
自适应滤波器设计的仿真程序

标签: 自适应滤波器仿真程序发布者:futianxiang0419上传时间:2014-12-05
verilog语言的北大教材。PPT格式

标签: verilog 语言教材发布者:WOKAORIPI上传时间:2014-12-05
基于FPGA的高性能32位浮点FFTIP核的开发

标签: FFTIP FPGA 性能浮点发布者:sinba上传时间:2014-12-05
这里有verilog的好书,关于怎么入门,不能错过啊

标签: verilog 发布者:ivanyeh上传时间:2014-12-05
同一基类型的两分辨类型的赋值相容问题,各个源描述的编译顺序是:logic.vhd,assign.vhd

标签: vhd assign logic 分辨发布者:hudun2006上传时间:2014-12-05
一个电子中的verilog实验源代码。适合verilog初学者学习参考

标签: verilog 电子实验初学者发布者:wylyyzjz上传时间:2014-12-05
这是ACTEL的FPGA完整开发文挡含测试源码！（不可分割）

标签: ACTEL FPGA 测试分割发布者:piaoxue061906上传时间:2014-12-05
VHDL编写的汉明纠错码译码器,数字传输中汉明纠错码的译码所用

标签: VHDL 汉纠错码编写发布者:wangregret2000上传时间:2014-12-05
数字信号处理的fpga实现

标签: fpga 数字信号处理发布者:johni上传时间:2014-12-05
基FPGA Cyclone II_EP2C5 EP2C8的频率计

标签: Cyclone EP2C8 II_EP FPGA 发布者:jiajuncai上传时间:2014-12-05
数字计时器

标签: 数字计时器发布者:yitiaojin135上传时间:2014-12-05
altera官方网站上资料的示例代码Quartus II Software Design Series Foundation

标签: Foundation Software Quartus altera 发布者:fansino上传时间:2014-12-05
tlc0820 vhdl 程序,控制ad的采集数据

标签: 0820 vhdl tlc 程序发布者:omica上传时间:2014-12-05
VHDL intermediate Level,仅供学习使用

标签: intermediate Level VHDL 发布者:TTndsc上传时间:2014-12-05