所属分类 VHDL/FPGA/Verilog
文件大小 791 K
文件格式 RAR 文件
累计下载 59 次
分享作者
发布日期

资料详细技术说明

数字计时器,使用VHDL语言编写,使用数码管显示,精确到ms

压缩包内文件清单(共 12 个文件)

已自动扫描归档包内目录结构与文件清单 源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1 FILE
trce.xmsgs 731 B
包内组件
2 FILE
ngdbuild.xmsgs 367 B
包内组件
3 FILE
par.xmsgs 2.1 KB
包内组件
4 FILE
map.xmsgs 3.1 KB
包内组件
5 FILE
bitgen.xmsgs 2.4 KB
包内组件
6 FILE
xst.xmsgs 7.6 KB
包内组件
7 FILE
seg_map.mrp 10.5 KB
包内组件
8 FILE
seg.mrp 8.8 KB
包内组件
9 FILE
seg.syr 39.3 KB
包内组件
10 FILE
seg.dhp 6.6 KB
包内组件
11 FILE
seg.bit 499.3 KB
包内组件
12 FILE
seg.npl 1.5 KB
包内组件

相关VHDL/FPGA/Verilog资料推荐

下载与解压说明

下载积分规则

  • 本资源下载仅需 2 积分
  • 24 小时内重复下载免扣积分
  • VIP 会员享专属免积分高速通道

文件解压指南

  • 推荐使用 7-Zip 或新版 WinRAR 解压
  • 原理图与 PCB 请使用对应 EDA 软件打开
  • 压缩包内源码可直接在上方在线预览

免费获取积分