虫虫虫开发者社区

上传资源

nios num clock verilog code

VHDL/FPGA/Verilog 371 K 87 次下载 2014-12-06

资源详细信息

文件格式

压缩包

文件大小

371 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2014-12-06 03:48

下载统计

87 次

所需积分

2 积分

nios num clock verilog code - 资源详细说明

nios num clock verilog code

nios num clock verilog code - 源码文件列表

本资源包含 82 个源码文件支持在线预览，点击文件名即可查看

1

button_pio.v

2

cpu_0_ociram_default_contents.mif

3

cpu_0_jtag_debug_module.v

4

cpu.vo

5

lpm_counter0.v

6

onchip_ram_4k_test_component.v

7

sdram.v

8

sdram_test_component.v

9

lpm_counter0_waveforms.html

10

jtag_uart_0.v

11

delay_reset_block.bdf

12

sopc_led.qws

13

uart.v

14

cpu_0_test_bench.v

15

onchip_ram_4k.v

查看完整源码列表 (共 82 个文件) →

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载 nios num clock verilog code

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#Nios #数字时钟 #Verilog

相关VHDL/FPGA/Verilog资源推荐