65位FIR数字滤波器的设计~~其中有通过仿真得出得数据 ~可以通过数据输入完成滤波实验~对数字滤波器得整个算法进行了分析包括输入分组相加 然后相乘得过程 - 免费下载
VHDL/FPGA/Verilog资源
文件大小:4 K
💡 温馨提示:本资源由用户 wanglp094 上传分享,仅供学习交流使用。如有侵权,请联系我们删除。