a verilog programmed divide unit

提供《a verilog programmed multiply unit algorithm》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 150 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《An example of a divide and conquer algorithm》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 36 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《this is a CRC32 Unit to calc CRC32》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 3 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《msp430 divide programme》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 2 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《A Fraction class that has the ability to add, subtract,multiply and divide .》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 2 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《A program based in chip TIRIS programmed in assembler. Useful for prototype design of a RFID reader.》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 9 K），包含相关硬件原理图参考、开发文档或源代码工程。