8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器

相 关 资 源

• 8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器免费下载

  资源简介：8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在这里主要起了两个作用：第一个是在求部分积单元时，当编码为3x时用来输出部分积；另外一个是在将部分积加起来时，求3到6位时所用到。 2． ultiplier_quick_add_5...

  标签： ultipler_quick_add booth 乘法器 测试

  上传时间： 2016-07-12

  上传用户：zhaiye

• 一个基于VerilogHDL语言的16位的booth算法的乘法器及其测试代码免费下载

  资源简介：一个基于VerilogHDL语言的16位的booth算法的乘法器及其测试代码

  标签： VerilogHDL booth 语言 算法

  上传时间： 2014-01-18

  上传用户：从此走出阴霾

• [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][免费下载

  资源简介：[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][1...

  标签： xilinx VHDL 01 02

  上传时间： 2014-09-06

  上传用户：han_zh

• 本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。免费下载

  资源简介：本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。

  标签： 加法器 程序 二进制 8位

  上传时间： 2014-11-29

  上传用户：270189020

• 8位全加器的VHDL描述免费下载

  资源简介：8位全加器的VHDL描述，可用MAX+plusⅡ运行测试

  标签： VHDL 8位 全加器

  上传时间： 2014-01-16

  上传用户：erkuizhang

• 用VHDL编写的8位全加器,数字分频器等程序免费下载

  资源简介：用VHDL编写的8位全加器,数字分频器等程序

  标签： VHDL 8位 编写 全加器

  上传时间： 2013-12-16

  上传用户：ztj182002

• fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器免费下载

  资源简介：fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器

  标签： vhd fulladder adder multi

  上传时间： 2015-09-03

  上传用户：上善若水

• 2级流水线实现的8位全加器的VHDL代码免费下载

  资源简介：2级流水线实现的8位全加器的VHDL代码，适用于altera系列的FPGA/CPLD

  标签： VHDL 流水线 8位 全加器

  上传时间： 2014-06-15

  上传用户：zhanditian

• 用VHDL写的一个8位全加器的实验程序,供新手参考免费下载

  资源简介：用VHDL写的一个8位全加器的实验程序,供新手参考

  标签： VHDL 8位 全加器 实验

  上传时间： 2017-03-03

  上传用户：lx9076

• 8位全加器的VHDL语言描述免费下载

  资源简介：8位全加器的VHDL语言描述，有需要的顶一下。

  标签： VHDL 8位 全加器 语言

  上传时间： 2017-05-30

  上传用户：aysyzxzm

• 1位全加器 可以进行1位的二进制码的加法 想进行改进 改为4位或8位的全加器代码免费下载

  资源简介：1位全加器 可以进行1位的二进制码的加法 想进行改进 改为4位或8位的全加器代码

  标签： 全加器 二进制码 8位 代码

  上传时间： 2017-06-21

  上传用户：希酱大魔王

• 这个是8*4位的,FIFO,,大家可作参考资料免费下载

  资源简介：这个是8*4位的,FIFO,,大家可作参考资料

  标签： FIFO 家 参考资料

  上传时间： 2017-06-27

  上传用户：924484786

• 这是一个8位全加器免费下载

  资源简介：这是一个8位全加器，利用vhdl完成了电路的构成，

  标签： 8位 全加器

  上传时间： 2017-07-16

  上传用户：s363994250

• 4 级流水方式的8 位全加器。。。。。。免费下载

  资源简介：4 级流水方式的8 位全加器。。。。。。

  标签： 方式 全加器

  上传时间： 2017-07-20

  上传用户：362279997

• AT89s51单片机8位流水灯逐个点亮再逐个息灭、4位数码管全亮显示、喇叭发声、键盘扫描的汇编源程序免费下载

  资源简介：AT89s51单片机8位流水灯逐个点亮再逐个息灭、4位数码管全亮显示、喇叭发声、键盘扫描的汇编源程序

  标签： 89s s51 AT 89

  上传时间： 2017-07-26

  上传用户：hoperingcong

• 8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器免费下载

  资源简介：8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器

  标签： 8位 全加器

  上传时间： 2017-07-27

  上传用户：plsee

• C语言作的四色验证1．需求分析问题描述：证明了可以用不多于4种颜色对n个区域着色免费下载

  资源简介：C语言作的四色验证1．需求分析问题描述：证明了可以用不多于4种颜色对n个区域着色，而满足相邻的区域具有不同的颜色输入形式 ： 暂定最多50个区域，如需证明更多区域，修改#define S 50 即可；以整形形式输入（取值范围1-32767）用户需要证明的区域数目，相联...

  标签： C语言 分

  上传时间： 2015-01-10

  上传用户：风之骄子

• 用java编写的一个基于GUI的算术四则运算（加、减、乘、除）的计算器。 1．综合使用swing包的容器类和组件类设计一个合理的界面； 2．只能对整型数据进行处理； 3. 只能完成加、减、乘、除四项基免费下载

  资源简介：用java编写的一个基于GUI的算术四则运算（加、减、乘、除）的计算器。 1．综合使用swing包的容器类和组件类设计一个合理的界面； 2．只能对整型数据进行处理； 3. 只能完成加、减、乘、除四项基本功能； 4．参照Windows附件中的计算器的外观和功能

  标签： swing java GUI 减

  上传时间： 2014-01-03

  上传用户：wpt

• 用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。免费下载

  资源简介：用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。

  标签： Verilog HDL 全加器 语言

  上传时间： 2015-05-02

  上传用户：zukfu

• plo 清华版的第二章的那个！！ 1． 基本内容（成绩范围：“中”、“及格”或“不及格”） 对PL/0作以下修改扩充： （1）增加单词：保留字 ELSE免费下载

  资源简介：plo 清华版的第二章的那个！！ 1． 基本内容（成绩范围：“中”、“及格”或“不及格”） 对PL/0作以下修改扩充： （1）增加单词：保留字 ELSE，FOR，TO, DOWNTO 运算符 +=，-=，++，-- 修改单词：不等号# 改为 <> 增加条件语句的ELSE子句 （2）扩充...

  标签： ELSE plo PL 清华

  上传时间： 2014-01-10

  上传用户：Breathe0125

• 知识要点：理解熟悉散转结构的程序 运行结果：按P3.2 或3.3(低4 位的任意一个键盘)第一位数码管加1 直到9 循环 开始显示0把P3 送OFH,判断有没有按键,没有则反复循环,有按R0免费下载

  资源简介：知识要点：理解熟悉散转结构的程序 运行结果：按P3.2 或3.3(低4 位的任意一个键盘)第一位数码管加1 直到9 循环 开始显示0把P3 送OFH,判断有没有按键,没有则反复循环,有按R0 加1,如到10 那么则清除, 最后根据R0 的值散转.

  标签： 3.2 3.3 OFH 循环

  上传时间： 2015-11-07

  上传用户：从此走出阴霾

• 由寄存器,全加器,移位寄存器,计数器,触发器和门电路构成补码一位除法器,将开关设定的补码形式出现的除数,被除数存入相应寄存器中.能用单脉冲按步演示运算全过程.免费下载

  资源简介：由寄存器,全加器,移位寄存器,计数器,触发器和门电路构成补码一位除法器,将开关设定的补码形式出现的除数,被除数存入相应寄存器中.能用单脉冲按步演示运算全过程.

  标签： 寄存器 补码 全加器 单脉冲

  上传时间： 2013-12-24

  上传用户：bjgaofei

• 各种电子器件管脚图,THD-1型数字电路实验箱简介,门电路及参数测试,半加器、全加器,数据选择器,数码比较器,译码器和数码显示器,锁存器和触发器,中规模计数器,双向移位寄存器,三态门和数据总线,半导体免费下载

  资源简介：各种电子器件管脚图,THD-1型数字电路实验箱简介,门电路及参数测试,半加器、全加器,数据选择器,数码比较器,译码器和数码显示器,锁存器和触发器,中规模计数器,双向移位寄存器,三态门和数据总线,半导体存储器,多谐振荡器,单稳态触发器,CMOS门电路及集成施密特触...

  标签： THD 电子器件 数字电路 实验箱

  上传时间： 2013-12-19

  上传用户：heart520beat

• 用VHDL语言采用串行方法实现用1位全加器实现4位全加器免费下载

  资源简介：用VHDL语言采用串行方法实现用1位全加器实现4位全加器

  标签： VHDL 全加器 语言 串行

  上传时间： 2016-05-27

  上传用户：hongmo

• 实验四 频率计 实验要求：设计一个有效位为4位的十进制的数字频率计。免费下载

  资源简介：实验四 频率计 实验要求：设计一个有效位为4位的十进制的数字频率计。

  标签： 实验 十进制 频率计 数字频率计

  上传时间： 2014-01-14

  上传用户：牛津鞋

• 试写一个判别给定二叉树是否为二叉排序树的程序。 1．1．1 此二叉树以二叉链表作存储结构； 1．1．2 树中结点的关键字均不同。 1．1．3 正、反测试用例自己设计免费下载

  资源简介：试写一个判别给定二叉树是否为二叉排序树的程序。 1．1．1 此二叉树以二叉链表作存储结构； 1．1．2 树中结点的关键字均不同。 1．1．3 正、反测试用例自己设计

  标签： 二叉树 树 判别 排序

  上传时间： 2016-08-03

  上传用户：caiiicc

• 题目：电子时钟的设计 一、实验目的： 1． 掌握多位计数器相连的设计方法。 2． 掌握十进制、六十进制、二十四进制计数器的设计方法。 3． 继续巩固多位数码管的驱动及编码。 4． 掌握扬声器免费下载

  资源简介：题目：电子时钟的设计 一、实验目的： 1． 掌握多位计数器相连的设计方法。 2． 掌握十进制、六十进制、二十四进制计数器的设计方法。 3． 继续巩固多位数码管的驱动及编码。 4． 掌握扬声器的驱动 5． 掌握EPLD技术的层次化设计方法 二、实验要求：...

  标签： 十进制 计数器 设计方法 电子时钟

  上传时间： 2013-12-23

  上传用户：yyq123456789

• 这是我在ISP编程实验中独立编写的采用结构化描述的四位全加器免费下载

  资源简介：这是我在ISP编程实验中独立编写的采用结构化描述的四位全加器，通过四次映射一位全加器的方式实现了四位全加器的功能，并附有数码显示模块，将全加器的运算结果输出到数码管显示。

  标签： ISP 编程实验 独立 全加器

  上传时间： 2017-01-19

  上传用户：1583060504

• 全加器和记数器的测试文件免费下载

  资源简介：全加器和记数器的测试文件，可直接用于modsim测试

  标签： 全加器 记数 测试

  上传时间： 2014-01-09

  上传用户：sssl

• 一位全加器源码实现了MAX及其一系列器件实现全加的功能免费下载

  资源简介：一位全加器源码实现了MAX及其一系列器件实现全加的功能

  标签： MAX 全加器 源码 器件

  上传时间： 2013-12-25

  上传用户：xcy122677