欢迎来到虫虫开发者社区 — 600,569+ 专业电子工程师资源,全部免费下载
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
verilog语言 实现5分频程序
verilog语言 实现5分频程序
VHDL/FPGA/Verilog
2657 K
86 次下载
2013-12-24
资源详细信息
文件格式
压缩包
文件大小
2657 K
资源分类
VHDL/FPGA/Verilog
上传者
ldh_ncu10
发布时间
2013-12-24 19:20
下载统计
86
次
所需积分
2 积分
verilog语言 实现5分频程序 - 资源详细说明
verilog语言 实现5分频程序
verilog语言 实现5分频程序 - 源码文件列表
本资源包含 14 个源码文件
支持在线预览,点击文件名即可查看
1
f5_tb.v.bak
查看源码
2
_info
查看源码
3
verilog.asm
查看源码
4
_primary.dat
查看源码
5
_primary.vhd
查看源码
6
verilog.asm
查看源码
7
_primary.dat
查看源码
8
_primary.vhd
查看源码
9
fen5.cr.mti
查看源码
10
fen5.mpf
查看源码
11
f5_tb.v
查看源码
12
f5.v
查看源码
13
vsim.wlf
查看源码
14
f5.v.bak
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 verilog语言 实现5分频程序
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#Verilog
#FPGA
#分频器
相关VHDL/FPGA/Verilog资源推荐
1
Verilog
语言 实现5分频程序
Verilog语言 实现5分频程序...
2013-12-24
86 次
1120 浏览
2
任意分频的
Verilog
语言实现方式
任意分频的Verilog语言实现 ...
2023-09-05
9 次
2446 浏览
3
视频解压缩程序(用
Verilog
语言实现)
视频解压缩程序(用Verilog语言实现)...
2013-12-23
90 次
1073 浏览
4
Verilog
语言实现
Verilog语言实现,利用BlockRAM实现FIFO。...
2014-11-18
121 次
1045 浏览
5
CN算法:C语言实现(第5部分)
CN算法:C语言实现(第5部分) ...
2025-04-03
9 次
1978 浏览
6
用VHDL语言实现六分频
用VHDL语言实现六分频,并且已经通过编译和仿真。由此可举一反三,实现任意偶数次分频。...
2015-09-19
156 次
1149 浏览
7
该程序是用VHDL语言实现的时钟分频程序
该程序是用VHDL语言实现的时钟分频程序,可以把高频时钟信号分成低频时钟信号,便于实际应用。...
2017-08-19
89 次
1147 浏览
8
分频器
几次分频欧次分频 vhdl 语言实现
分频器 几次分频欧次分频 vhdl 语言实现...
2015-05-14
81 次
1080 浏览
9
Verilog
实现无分频时钟
Verilog实现无分频时钟,包括测试文件,经过验证可用...
2017-05-19
29 次
1062 浏览
10
5分频cpld原理图实现
5分频cpld原理图实现,实现正交编码5分频...
2016-07-26
100 次
1058 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源