VERILOG实现无分频时钟

相 关 资 源

• VERILOG实现无分频时钟免费下载

  资源简介：VERILOG实现无分频时钟，包括测试文件，经过验证可用

  标签： VERILOG 分频 时钟

  上传时间： 2017-05-19

  上传用户：牧羊人8920

• 不同方法FPGA/VERILOG实现3分频,简单易懂免费下载

  资源简介：不同方法FPGA/VERILOG实现3分频,简单易懂，便于理解

  标签： VERILOG FPGA 分频

  上传时间： 2014-09-05

  上传用户：源弋弋

• 实现同一个时钟输入,可以实现多分频,在一个时钟的驱动下免费下载

  资源简介：实现同一个时钟输入,可以实现多分频,在一个时钟的驱动下

  标签： 时钟 分频 输入 驱动

  上传时间： 2014-01-17

  上传用户：evil

• 有实验结果,用MOSIN6编写的,是VERILOG HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Ver免费下载

  资源简介：有实验结果,用MOSIN6编写的,是VERILOG HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在VERILOG模块中应用计数器； 3. 学习测试模块的编写、综合和不同层次的仿真。 练习四 ...

  标签： VERILOG MOSIN6 HDL Ver

  上传时间： 2016-11-19

  上传用户：mhp0114

• VERILOG语言 实现5分频程序免费下载

  资源简介：VERILOG语言 实现5分频程序

  标签： VERILOG 语言 分频 程序

  上传时间： 2013-12-24

  上传用户：851197153

• 用vhdl实现的分频器免费下载

  资源简介：用vhdl实现的分频器，可产生任意对主时钟的分频，从而是实现不同频率pwm的控制

  标签： vhdl 分频器

  上传时间： 2016-06-01

  上传用户：6546544

• 用VERILOG编写适中分频器 并且还有测试程序免费下载

  资源简介：用VERILOG编写适中分频器 并且还有测试程序

  标签： VERILOG 编写 分频器 测试程序

  上传时间： 2013-11-28

  上传用户：dongqiangqiang

• 用VERILOG编写适中分频器 并且还有测试程序免费下载

  资源简介：用VERILOG编写适中分频器 并且还有测试程序

  标签： VERILOG 编写 分频器 测试程序

  上传时间： 2013-12-17

  上传用户：evil

• 用VHDL语言实现六分频免费下载

  资源简介：用VHDL语言实现六分频，并且已经通过编译和仿真。由此可举一反三，实现任意偶数次分频。

  标签： VHDL 语言 分频

  上传时间： 2015-09-18

  上传用户：yyq123456789

• 该程序用VHDL硬件描述语言编写而成,已调试通过,程序运行后可实现三分频,这样就用软件设计代替了硬件设计,方便,稳定,不需要硬件调试!免费下载

  资源简介：该程序用VHDL硬件描述语言编写而成,已调试通过,程序运行后可实现三分频,这样就用软件设计代替了硬件设计,方便,稳定,不需要硬件调试!

  标签： VHDL 程序 硬件描述语言 三分频

  上传时间： 2013-12-24

  上传用户：huyiming139

• CPLD_EPM7064程序,运用计数器实现的分频程序,VHDL免费下载

  资源简介：CPLD_EPM7064程序,运用计数器实现的分频程序,VHDL

  标签： CPLD_EPM 7064 VHDL 程序

  上传时间： 2014-01-07

  上传用户：zhangjinzj

• VERILOG写的分频程序,可以对输入的频率分频免费下载

  资源简介：VERILOG写的分频程序,可以对输入的频率分频

  标签： VERILOG 分频 程序 输入

  上传时间： 2016-10-31

  上传用户：wfeel

• 一个实现整数分频的VHDL代码免费下载

  资源简介：一个实现整数分频的VHDL代码，只要把n设置成你所需要的分频的数值就行

  标签： VHDL 整数 分频 代码

  上传时间： 2016-11-23

  上传用户：凤临西北

• 这是我在ISP编程实验中独立编写的一个采用行为描述方式实现的分频器免费下载

  资源简介：这是我在ISP编程实验中独立编写的一个采用行为描述方式实现的分频器，通过两个并行进程对输入信号CLK进行8分频，占空比为1:7

  标签： ISP 编程实验 独立 方式

  上传时间： 2017-01-19

  上传用户：xiaohuanhuan

• 用FPGA仿真实现数控分频器免费下载

  资源简介：用FPGA仿真实现数控分频器，完整的工程文件

  标签： FPGA 仿真实现 数控 分频器

  上传时间： 2014-06-17

  上传用户：dyctj

• vhdl实现任意分频免费下载

  资源简介：vhdl实现任意分频，在fpga上测试成功，只需修改一个变量即可实现任意分频

  标签： vhdl 分频

  上传时间： 2014-01-15

  上传用户：ccclll

• VERILOG设计三分频器代码免费下载

  资源简介：用VERILOG编写的三分频器代码，用modelsim测试没有问题，有问题请反馈给我

  标签： VERILOG 三分频 代码

  上传时间： 2017-02-26

  上传用户：zhangqi

• 一个简单的ＶＨＤＬ分频模块免费下载

  资源简介：一个简单的ＶＨＤＬ分频模块，可以嵌套自己的子程序实现任意分频

  标签： 分频 模块

  上传时间： 2015-05-14

  上传用户：qiaoyue

• 用VERILOG实现基于FPGA的通用分频器免费下载

  资源简介：用VERILOG实现基于FPGA的通用分频器

  标签： VERILOG FPGA 分频器

  上传时间： 2013-08-30

  上传用户：xingyuewubian

• VERILOG HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。免费下载

  资源简介：VERILOG HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。

  标签： VERILOG HDL 语言 编写

  上传时间： 2015-07-18

  上传用户：yulg

• 用VERILOG实现基于FPGA的通用分频器免费下载

  资源简介：用VERILOG实现基于FPGA的通用分频器

  标签： VERILOG FPGA 分频器

  上传时间： 2015-08-20

  上传用户：songrui

• 这是一个数字时钟的VERILOG程序 仿真通过 能实现秒 分 时 计时免费下载

  资源简介：这是一个数字时钟的VERILOG程序 仿真通过 能实现秒 分 时 计时

  标签： VERILOG 数字时钟 仿真 分

  上传时间： 2013-12-19

  上传用户：TF2015

• VERILOG分频器～时钟为50hmz免费下载

  资源简介：VERILOG分频器～时钟为50hmz，波特率采用9600bps～

  标签： VERILOG hmz 50 分频器

  上传时间： 2013-12-26

  上传用户：lwwhust

• 时钟分频电路实现精讲(19 pages)——意法半导体免费下载

  资源简介：时钟分频电路实现精讲(19 pages)——意法半导体

  标签： pages 19 时钟分频 半导体

  上传时间： 2013-12-04

  上传用户：alan-ee

• 用最少的CPLD资源,用VERILOG在QuartusII7.1上实现的1280分频.免费下载

  资源简介：用最少的CPLD资源,用VERILOG在QuartusII7.1上实现的1280分频.

  标签： QuartusII VERILOG CPLD 1280

  上传时间： 2016-03-17

  上传用户：253189838

• 实现任意小数分频的VHDL源代码,我自己写的,仿真结果是正确的,希望对大家有用!我是打算将400M的时钟分为57.344M免费下载

  资源简介：实现任意小数分频的VHDL源代码,我自己写的,仿真结果是正确的,希望对大家有用!我是打算将400M的时钟分为57.344M

  标签： 57.344 VHDL 400M 小数分频

  上传时间： 2016-03-25

  上传用户：372825274

• 这是关于2分频的vhdl实现和VERILOG hdl实现免费下载

  资源简介：这是关于2分频的vhdl实现和VERILOG hdl实现，都已经仿真验证了其正确性，大家可以对比参考。

  标签： VERILOG vhdl hdl 分频

  上传时间： 2014-10-26

  上传用户：lwwhust

• 用VERILOG HDL实现的任意 频率分频器源代码免费下载

  资源简介：用VERILOG HDL实现的任意 频率分频器源代码，是一个通用的程序

  标签： VERILOG HDL 频率 分频器

  上传时间： 2014-01-07

  上传用户：alan-ee

• 实用的任意时钟分频VERILOG代码 可以任意分频的！免费下载

  资源简介：实用的任意时钟分频VERILOG代码 可以任意分频的！

  标签： VERILOG 时钟分频 代码 分频

  上传时间： 2016-12-27

  上传用户：watch100

• 实现对时钟信号的技术分频免费下载

  资源简介：实现对时钟信号的技术分频，程序简单易懂，对于初学VHDL者来说，提供了一个良好的方法。

  标签： 时钟信号 分频

  上传时间： 2013-12-26

  上传用户：asddsd