欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
其他
›
VERILOG实现无分频时钟
VERILOG实现无分频时钟
其他
2 K
29 次下载
2017-05-19
资源详细信息
文件格式
压缩包
文件大小
2 K
资源分类
其他
上传者
chenqiyun1990
发布时间
2017-05-19 10:59
下载统计
29
次
所需积分
2 积分
VERILOG实现无分频时钟 - 资源详细说明
VERILOG实现无分频时钟,包括测试文件,经过验证可用
VERILOG实现无分频时钟 - 源码文件列表
本资源包含 2 个源码文件
支持在线预览,点击文件名即可查看
1
divide5.v
查看源码
2
tb_divide5.v
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 VERILOG实现无分频时钟
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关其他资源:
#Verilog
#时钟分频
#数字电路
#测试文件
相关其他资源推荐
1
Verilog
实现无分频时钟
Verilog实现无分频时钟,包括测试文件,经过验证可用...
2017-05-19
29 次
1062 浏览
2
用
Verilog
HDL 实现时钟(时和分)
用Verilog HDL 实现时钟(时和分)...
2013-12-26
146 次
1045 浏览
3
Verilog
分频器~时钟为50hmz
Verilog分频器~时钟为50hmz,波特率采用9600bps~...
2013-12-27
108 次
1252 浏览
4
一个
时钟分频
模块,in
Verilog
hdl
一个时钟分频模块,in Verilog hdl...
2013-12-19
136 次
1147 浏览
5
实用的任意
时钟分频
Verilog
代码 可以任意分频的!
实用的任意时钟分频Verilog代码 可以任意分频的!...
2016-12-27
192 次
1233 浏览
6
Verilog
实现电子时钟模块
Verilog实现电子时钟模块,输入60Hz时钟信号和复位,输出时分秒,共6位,每位7段输出用于驱动...
2015-08-13
55 次
1102 浏览
7
用
Verilog
实现的电子时钟
用Verilog 实现的电子时钟,给初学者一个模版,学习Verilog。...
2016-10-02
168 次
1068 浏览
8
实现对时钟信号的技术分频
实现对时钟信号的技术分频,程序简单易懂,对于初学VHDL者来说,提供了一个良好的方法。...
2013-12-26
44 次
1093 浏览
9
实现同一个时钟输入,可以实现多分频,在一个时钟的驱动下
实现同一个时钟输入,可以实现多分频,在一个时钟的驱动下...
2014-01-17
27 次
1071 浏览
10
时钟分频
器clk2scl.rar
时钟分频器clk2scl.rar,很简单,很明了,看看就知道!...
2025-04-03
3 次
7866 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源