🏠 首页 › 📖 技术阅读

📖 技术阅读

工程师原创文章 · 技术经验分享 · 项目案例解析

📊 共 19889 篇文章 ✍️ 原创分享 📚 持续更新

USB系列之“USB接口类型”

USB设备分为三种：HOST，DEVICE，OTG。其中ID引脚仅在OTG功能设备中使用。USB2.0接口分为四种类型：A型、B型、Mini型和Micro型接口，每种接口都分为插头（Plug）和插座(Receptacle)两部分，Mini和Micro还有比较特殊的AB兼容型。（Std-A Plug and Receptacle；Std-B Plug and...
📅 2023-07-01 阅读全文 →

如何快速读懂Datasheet

作为硬件工程师来说，读懂datasheet是第一步，也是最重要的一步，只要读懂了datasheet，之后的问题就迎刃而解，下面就常见的datasheet进行剖析。1 Datasheet结构数据手册一般先介绍总体特点，然后是结构/功能框图、引脚说明、时序分析、寄存器说明、硬件接口、应用范例、电气特性（直流/交流特性、额定值）、封装、订购信息等。一般还有一些总...
📅 2023-07-01 阅读全文 →

可靠性设计之热设计（1）

说明：第一部分以基本概念为主，介绍一些常用的封装的热特性、PCB板的热特性、导热介质等。1、 基本概念基本概念参数参考JEDEC的相关规范，具体如下：JESD51-2: IntegratedCircuits Thermal Test Method Environmental Conditions - Natural Convection(Still Air...
📅 2023-07-01 阅读全文 →

可靠性设计之IP&NEMA防护等级

常用的外壳防护等级包括两种：IP和NEMA。1、 IP（Ingress Protection）等级IP防护等级是由IEC提出的，其标准包括：IEC 60529-2013 Degreesof protection provided by enclosures(IP Code)GB4208-2008 外壳防护等级（IP代码）IP防护等级是由两个特征数字、一个附...
📅 2023-07-01 阅读全文 →

PCIx系列之物理特性

PCIx系列接口主要包括PCI、Mini PCI、PCIe、Mini PCIe、PCI-X等几类，下面就其Mechanical特性进行相关介绍，最后对比一下几种总线的数据传输速率。1、 PCIPCI(逗号为Mechanical Key)32bit64bit5V3.3VUniversal5V3.3VUniversal单面pin1~49,52~621~11,1...
📅 2023-07-01 阅读全文 →

可靠性设计之降额设计

降额设计是为了提升电子设备的可靠性而常用的一种设计方法，主要是指构成电子设备的元器件使用中所承受的应力（电应力和温度应力）低于元器件本身的额定值，以达到延缓其参数退化，增加工作寿命，提高使用可靠性的目的。在降额设计中，“降”得越多，要选用的元器件在性能上就应该越好，成本也就越高，所以在降额设计过程中，要综合考虑。电子产品发展到今天，人们已经总结出“降额”的...
📅 2023-07-01 阅读全文 →

高速信号调整技术

均衡可以分为发送端均衡和接收端均衡，发送端均衡称为加重（包括预加重和去加重），接收端的均衡有FFE(Feed Forward Equalization)（也常用于发送端），CTLE(Continuous Time Linear Equalization)和DFE(Decision Feedback Equalization)几种。1 Emphasis加重可...
📅 2023-07-01 阅读全文 →

开关电源之电流回路

在所有的开关电源中，都有四个主要的电流回路。两个回路进行交流电流传导，这是电源开关的交流电流回路(power switch AC current loop)和输出整流的交流电流回路(output rectifier AC current loop)。电流是典型的梯形脉冲电流，具有很高的峰值电流和高di/dt。另外两个直流电流回路是输入电流回路(input ...
📅 2023-07-01 阅读全文 →

开关电源之NMOS自举电容

PMOS在Buck的应用中不是浮驱，无需Boot电容（自举电容，启动电容），因而在低压小功率的情况下，为了简化设计，PMOS还是有很多应用。NMOS的电流Id必须从D流到S，而PMOS的电流必须从S流到D，一般RDS(ON)非常小，在导通时D与S电压几乎一样。“G端电压比D端高出一个启动电压”实际上就是G端电压比S端高出一个启动电压，这是N沟道MOS管导通...
📅 2023-07-01 阅读全文 →

开关电源之Layout of Buck Converter

现在的Buck电路应用越来越多，一般的硬件工程师基本都是以“抄板”为主，不管是原理图设计还是布局布线都直接参考芯片datasheet，一般手册中都会给出应用电路图、layout guide指导等，这个原则没有任何问题，但对于硬件工程师来说，不应该只知其然，不知其所以然。下面就针对Buck电路的各个器件，详细介绍Buck电路布局布线的基本原则及原因。对于SM...
📅 2023-07-01 阅读全文 →

LDO之环路稳定性

1、前馈电容对LDO稳定性的影响经常有LDO要求在反馈电阻R1上并联一个前馈电容CFF，这样做是为了降低误差放大器的噪声增益可使LDO的输出噪声不随输出电压上升而大幅增加。不幸的是，这对于固定输出LDO而言是不可行的，因为反馈节点不易获得。对于可调节输出的LDO是可行的，其中R1和R2设置输出电压。CFF和R1形成了一个零点ZFF=1/(2π×R1×CFF...
📅 2023-07-01 阅读全文 →

Zynq UltraScale+系列之“电源”

最近一个项目开始使用Xilinx的ZU+系列MPSoC，于是对其官网上的相关文档进行了学习梳理，包括电源、时钟、复位、配置和外围接口等。本篇就电源部分进行梳理，其他部分会在后续的文章进行梳理，如有不妥之处，敬请留言指正为谢！-------------------------------------------------------------------...
📅 2023-07-01 阅读全文 →

USB系列之“USB HUB”

由于目前USB设备的广泛应用，以及主机设备USB接口数量的限制，USB HUB在实际应用中非常广泛。下面就针对USB HUB进行详细介绍。1、HUB需要实现的功能提供设备的下行连接点：每个Hub芯片一般带多个下行连接点。每个连接点只允许连接一个USB设备。提供主机的上行连接点：每个Hub芯片一般只带有1个上行连接点。这个上行连接点可以直接连接到主机的根Hu...
📅 2023-07-01 阅读全文 →

差错控制技术

由于噪声的影响，信号在物理信道中传输时都存在差错。一般所说的差错控制技术包括两类：一类是差错校验，是在数据通信过程中发现差错；另一类是差错控制，是在数字通信中利用编码方法对传输中产生的差错进行控制，以提高数字消息传输的准确性。差错校验的方法分为如下几种：循环冗余校验（CRC）奇偶校验（也叫垂直冗余校验，VRC）方块校验（也叫水平冗余校验，LRC）差错控制的方...
📅 2023-07-01 阅读全文 →

USB系列之USB接口硬件设计

USB接口的硬件设计主要包括阻抗控制、接口防护、布局布线等几个方面，下面就针对这几个方面进行详细的叙述。1、USB阻抗匹配USB 2.0的高速模式和低速/全速模式使用不同的驱动器，USB使用差分特性阻抗为90ohm±15%的线，USB全速模式下驱动器的输出阻抗和输入阻抗一般不为45ohm信号就会发生反射造成信号质量下降，需要对电路进行匹配来减小信号的反射....
📅 2023-07-01 阅读全文 →

阻抗控制之基本概念（1）

阻抗控制部分包括两部分内容：基本概念及阻抗匹配。本篇主要介绍阻抗控制相关的一些基本概念。1、阻抗在具有电阻、电感和电容的电路里，对交流电所起的阻碍作用叫做阻抗。阻抗常用Z表示。阻抗由电阻、感抗和容抗三者组成，但不是三者简单相加。阻抗的单位是欧。在直流电中，物体对电流阻碍的作用叫做电阻，世界上所有的物质都有电阻，只是电阻值的大小差异而已。在交流电的领域中则除...
📅 2023-07-01 阅读全文 →

阻抗控制之阻抗匹配（2）

本篇接上一篇，主要介绍硬件设计过程中常用的一些阻抗匹配方式及其特点，实际应用中根据厂家TRM及实际情况合理选择即可。最后介绍一下在PCB设计中常见的一些阻抗不连续的地方。为了提高PCB中互连信号线传输速率就必须提高其频率，线路本身若因蚀刻，叠层厚度，导线宽度等不同因素，将会造成阻抗值的变化，使其信号失真。故在高速线路板上的互连信号线，其阻抗值应控制在某一范围...
📅 2023-07-01 阅读全文 →

Zynq UltraScale+系列之“外围接口概述”

本篇主要介绍ZU+系列MPSoC的外围接口，针对每个接口进行概述性介绍，后续会针对个别接口进行详细介绍原理图设计和PCB设计。ZU+系列MPSoC的外围接口主要包括两部分：PL部分和PS部分。PL内部资源视具体型号而定，PS部分集成两个或四个ARM Cortex-A53 MPCore with CoreSight（具体数量和性能和具体型号有关），以及两个A...
📅 2023-07-01 阅读全文 →

开关电源之buck电路输出电容

bulk电路的输出电容直接影响输出电压纹波、电流纹波、系统瞬态响应性能、系统环路稳定性等。输出电容的容值太大可能导致系统的瞬态响应较慢，容值太小又不能满足纹波要求，同时还影响系统的环路稳定性。当上管打开时，输出电容必须要能提供负载所需电流，同时输出电压会下降，ESR上会有损耗（电容的选型是基于输出电压和电流纹波以及环路稳定性（the ripple curr...
📅 2023-07-01 阅读全文 →

开关电源之环路稳定性

正常的SMPS系统是很稳定的，但如果欠补偿，则磁性元件或电容会出现啸叫，开关波形会出现抖动，输出电压会出现振荡等；如果过补偿，则系统会很稳定，但瞬态响应很慢。系统在低频时（10kHz以下）会出现环路交叉频率（loop crossover frequency）。以bulk电路为例，如果电路能稳定工作，则在负反馈的作用下，输出电压Vout仅和采样电路参数和基准...
📅 2023-07-01 阅读全文 →

逻辑电平之基本概念（1）

本篇为逻辑电平系列文章中的第一篇，主要介绍逻辑电平相关的一些基本概念。后续将会介绍常见的单端逻辑电平（针对CMOS的闩锁效应进行详细介绍）、差分逻辑电平、单端逻辑电平的互连、差分逻辑电平的互连、一些特殊功能的互连、逻辑互连中的电流倒灌问题、以及逻辑电平的转换等。——————————————————————————————————1、常见逻辑电平常见的逻辑电...
📅 2023-07-01 阅读全文 →

逻辑电平之常见单端逻辑电平（2）

本篇主要介绍常用的单端逻辑电平，包括TTL、CMOS、SSTL、HSTL、POD12等。1、TTL电平 下面以一个三输入的TTL与非门介绍TTL电平的原理。三输入TTL与非门当输入全1时，uI=3.6V，VT1处于倒置工作状态（集电结正偏，发射结反偏），uB1=0.7V×3=2.1V（后级电路决定的），VT2和VT4饱和，输出为低电平uO=0.3...
📅 2023-07-01 阅读全文 →

逻辑电平之CMOS Latch up（3）

本篇主要针对CMOS电平，详细介绍一下CMOS的闩锁效应。1、Latch up闩锁效应是指CMOS电路中固有的寄生可控硅结构（双极晶体管）被触发导通，在电源和地之间存在一个低阻抗大电流通路，导致电路无法正常工作，甚至烧毁电路。Latch up是指CMOS晶片中，在电源VDD和地线GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻...
📅 2023-07-01 阅读全文 →

逻辑电平之常见差分逻辑电平（4）

本篇主要介绍常用的差分逻辑电平，包括LVDS、xECL、CML、HCSL/LPHCSL、TMDS等。1、LVDS电平LVDS器件是近年来National Semiconductor公司发展的一种高速传输芯片，它的传输机制是把TTL逻辑电平转换成低电压差分信号，以便于高速传输。与传统的ECL逻辑相比，它采用CMOS工艺，它的电压摆幅更低，只有400mV，ECL...
📅 2023-07-01 阅读全文 →

逻辑电平之单端互连（5）

本篇主要介绍TTL/CMOS电平的互连、OC/OD的互连，其余单端逻辑电平的互连可参考相关器件规范、电平规范。1、TTL/CMOS互连常用的TTL和CMOS电平主要是5V TTL、5V CMOS、3.3VTTL、3.3V CMOS、3.3V/5V Tol（输入时3.3V逻辑电平，但是可以接受5V的信号输入）等，随着处理器电压越来越低，现在1.8V CMOS...
📅 2023-07-01 阅读全文 →

逻辑电平之差分互连（6-1）

本篇主要介绍LVDS、CML、LVPECL三种最常用的差分逻辑电平之间的互连。由于篇幅比较长，分为两部分：第一部分是同种逻辑电平之间的互连，第二部分是不同种逻辑电平之间的互连。下面详细介绍第一部分：同种逻辑电平之间的互连。输入CMLPECLLVDS输出CML√√直流、交流耦合√直流、交流耦合PECL√直流、交流耦合√直流、交流耦合√直流、交流耦合LVDS√...
📅 2023-07-01 阅读全文 →

逻辑电平之差分互连（6-2）

本篇主要介绍LVDS、CML、LVPECL三种最常用的差分逻辑电平之间的互连。下面详细介绍第二部分：不同逻辑电平之间的互连。1、LVPECL的互连1.1、LVPECL到CML的连接一般情况下，两种不同直流电平的信号（即输出信号的直流电平与输入需求的直流电平相差比较大），比较提倡使用AC耦合，这样输出的直流电平与输入的直流电平独立。1.1.1、直流匹配在LV...
📅 2023-07-01 阅读全文 →

逻辑电平之差分互连AC耦合电容（7）

本篇主要介绍逻辑互连中的AC耦合电容。1、AC耦合电容的作用source和sink端DC level不同，用来隔直流；信号传输时可能会串扰进去直流分量，所以隔直流使信号眼图更好。2、AC耦合电容的位置及大小一般AC耦合电容的位置和容值大小都是由信号的协议或者芯片供应商去提供，对于不同信号和不同芯片，其位置和容值大小都是不一样的。比如PCIE信号要求AC耦合...
📅 2023-07-01 阅读全文 →

逻辑电平之特殊互连（8）

本篇主要介绍逻辑互连中的一些具有特殊功能的互连。这些特殊功能包括总线保持、串联阻尼电阻、热插拔等。1、总线保持(Bus Hold)假设初始状态为输入端和输出端均为高电平，反馈电路没有电流流过。如果输入端的驱动源停止驱动，输入端可凭借反馈电路保持高电平，反馈电路上流过的电流为漏电流(IOZ)，一般仅为几毫安。输入端可由内部反馈电路保持输入端最后的确定状态，可...
📅 2023-07-01 阅读全文 →

逻辑电平之互连电流倒灌（9）

在逻辑电平互连的过程中，经常会出现电流倒灌的现象。本篇从IO口的结构出发，分析电流倒灌的原因及解决措施。1、IO口结构IO口根据接口类型的不同，分为高阻、三态、推挽、开漏等，但除了功能性区别外，几乎所有IO口都会存在如下结构所示的四个二极管。D1在大多数CMOS集成电路中起着防静电功能，同时辅助起着输入端限幅作用。但是在ABT、LVT、LVC和AHC/AH...
📅 2023-07-01 阅读全文 →