现在的Buck电路应用越来越多，一般的硬件工程师基本都是以“抄板”为主，不管是原理图设计还是布局布线都直接参考芯片datasheet，一般手册中都会给出应用电路图、layout guide指导等，这个原则没有任何问题，但对于硬件工程师来说，不应该只知其然，不知其所以然。下面就针对Buck电路的各个器件，详细介绍Buck电路布局布线的基本原则及原因。
对于SMPS电路，不管开关管是由闭合→打开还是打开→闭合，电流发生瞬变的部分都如下图所示，它们是会产生非常丰富的谐波分量的上升沿或下降沿。这些会产生瞬变的电流迹线（trace）就是所谓的“交流”（AC current），其余部分是“直流”（DC current）。这里交直流的区别是指开关管的PWM频率只是“交流”FFT变换里的一个分量，而在“直流”里这样的谐波分量很低，可忽略不记。所以储能电感属于“直流”，毕竟电感具有阻止电流发生瞬变的特性。
在开关电源布局时，“交流”迹线是最重要和最需要仔细考虑的地方。这也是需要牢记的唯一基本定律（only basic rule），并适用于其它法则和拓扑。
1inch长，50mm宽，1.4mil厚（1盎司）的铜导线在室温下的电阻为2.5mΩ，若流过电流为1A，则产生的压降是2.5mV，不会对绝大部分IC产生不利影响。然而，这样1inch长的导线的寄生电感为20nH，由V=L*dI/dt可知，若电流变化快速，可能产生很大的压降。
典型的Buck电源在开关管由打开→闭合时产生的瞬变电流是输出电流的1.2倍，由闭合→打开时产生的瞬变电流是输出电流的0.8倍。FET型开关管的转换时间是30ns，Bipolar型的是75ns，所以开关电源“交流”部分1inch的导线，流过1A瞬变电流时，就会产生0.7V的压降。0.7V相比于2.5mV，增大了近300倍，所以高速开关部分的布局就显得尤为重要。
尽可能地把所有外围器件都紧密地放在转换器的旁边，减小走线的长度是最理想的布局方式，但限于极其有限的布局空间，实际往往做不到，因此有必要根据瞬变压降的严重程度按优先级顺序进行。对于Buck电路，输入旁路电容须尽可能靠近IC放置，接下来是输入电容，最后是二极管，采用短而粗的走线将其一端与SW相连，另一端与地相连。而对Boost电路布局来说，则是按输出旁路电容，输出电容和二极管的优先级顺序进行布局。
Buck电路电流瞬变(change suddenly)路径
PCB Layout的一些基本原则如下：
Phase node铺铜尽可能小（phase点是高dv/dt的，干扰较大，在满足载流能力的情况下越短越窄越好）；
电流采样走差分线；
Boot电容从Phase网络单独拉线；
输入电容和输出电容共地；
驱动线尽量短、足够粗；
输出电流通流能力要足够；
减小功率地对模拟地的干扰；
补偿电路环路尽量小。
下面就针对Buck电路中的相关器件进行详细介绍。
根据上图的具体部分，细分如下：
1、CIN/Cbypass
Cbypass是高频去耦电容，CIN是大容量储能电容，当开关电路打开时，瞬态冲击电流先从Cbypass取，然后再从CIN取，因此Cbypass布局时要靠近IC输入引脚，CIN可以稍微远离（不大于2cm都可以）。
Cbypass必须放置在IC层。CIN尽量放置在IC层，不然过孔阻抗会增加电源纹波。实在不能放置在同一层，只能放置在背面，离Cbypass近一点，这样过孔阻抗产生的噪声，可以通过Cbypass滤掉。
从减小高di/dt电路环路面积的角度，Cbypass电容也应该尽量靠近IC，这样可以减小接地反弹。
2、L
L尽量靠近IC，但没必要像输入电容那么近。该部分电路在单位时间内电压变化比较大，所以它容易对外界产生干扰，所以这种电路在走线的时候铜皮不能太宽，在满足承载电流的情况下铜皮宽度尽可能的小，不同层的重叠区域尽可能小，敏感信号尽可能远离这些走线。因为增加铜皮的面积会产生天线效应。不同线宽的载流能力如下图所示（详细可参见《MIL-STD-275 Printed Wiring for Electronic Equipment》）。
3、COUT
COUT尽量靠近L，但没必要像输入电容那么近。同时，由于COUT和L串联，因此COUT的电流不会突变。由于CIN端有几MHz的高频开关信号，因此CIN的地噪声较大，COUT的地尽量和CIN的地离得远一些（1~2cm），如果离得太近，输入端的高频噪声会传递到输出端。
4、FB
电源芯片的FB引脚一般都是高阻输入的，它与分压电阻的连接线一定要短。
FB一定要在COUT之后取，这样采集的输出电压才准确。
为了提高噪声容限，分压电阻应尽量靠近FB引脚，且两个分压电阻的布局要对称。
FB走线要远离IC的开关节点和电感，不能直接从芯片下面或者电感下面返回，不能和输入端并行走线。
分压电阻的接地应该和输出电容共地，因为这样FB引脚采集到的输出电压更精确。
分压电阻靠近FB引脚的原因：芯片FB引脚直接连接内部误差放大器的反向端，输入阻抗很大，在兆欧级别。Vout是电源输出，驱动能力强，输出阻抗在毫欧级别。干扰在输出端几乎相当于连接到GND，而在FB引脚端摄入干扰的能力强很多！！！因此将分压电阻放置在靠近FB引脚，同时接到AGND区域，将长线放在Vout端，这样大大减小了外部干扰的影响。
5、GND
Buck电路输出地回路电流连续，输出地为干净地。以续流二极管的正极作为单点接地点（Buck电路接地点选择，区别于Boost电路接地点）。
功率地：大电流网络器件、功率电子与磁性器件的零电位参考点。走线必须遵循“短、粗、直”，因为功率地的di/dt较大，太长的走线天线效应明显；太细的走线会产生较大的压降（大电流）；弯曲太多或90°走线会产生反射效应。
SMPS的GND一般有两种：PGND（Power Ground）和AGND（Analog GND），其中PGND是功率地，是内部各种开关器件的接地，噪声较大。AGND是Control/Logic的接地。
电源接地的基本原则是“低阻抗、低噪声”！！！接地过孔不要放置在交流回路上，因为交流回路上的噪声较大。
PGND is connected to the source of the PWM switch. In Boost converter, this pin should be made very close to the output capacitor in layout. In Buck converter, this pin should be made very close to the input capacitor in layout.（对于Buck电路，输出地是干净地，输入地是有噪声的，而PGND噪声较大，因此PGND在输入电容处接地；而对于Boost电路，输出地是脉动的，因此PGND在输出电容处接地，这样地平面的波动，可以通过反馈电阻采集到反馈回来进行调节。）
A star ground connection or ground plane minimizes ground shifts and noise.
如上就是针对Buck电路的各部分组件进行详细介绍的Layout，开关电源的PCB布局布线将直接影响DC/DC电路的正常工作及性能，而整个PDN设计的策略就是减小目标阻抗！！！下面以一个完整的示例结束。
正面布局布线示例（灰色为正面器件，绿色为正面走线）
反面布局布线示例（灰色为正面器件，紫色为背面走线）
