USB系列之USB接口硬件设计

USB接口的硬件设计主要包括阻抗控制、接口防护、布局布线等几个方面，下面就针对这几个方面进行详细的叙述。

1、USB阻抗匹配

USB 2.0的高速模式和低速/全速模式使用不同的驱动器，USB使用差分特性阻抗为90ohm±15%的线，USB全速模式下驱动器的输出阻抗和输入阻抗一般不为45ohm信号就会发生反射造成信号质量下降，需要对电路进行匹配来减小信号的反射.

USB 3.0独立于USB2.0，使用差分特性阻抗为100ohm±15%的差分线。

1.1、全速和低速的阻抗匹配

USB全速驱动器的输出阻抗一般比较小（根据使用的USB PHY不同，输出阻抗不一样），若输出阻抗小于特性阻抗则可以通过串联电阻来实现匹配，如E330使用iMX258处理器，其全速HOST的输出阻抗Rs厂家预计为10ohm，而USB线的差分特性阻抗为90ohm，所以要实现驱动器和USB线的阻抗匹配必须在USB D+和D-上串联电阻，串联电阻的要求为Rs+R串=USB线特性阻抗；

当输出阻抗大于特性阻抗时则要通过并联电阻来实现匹配。

1.2、高速USB的阻抗匹配

在高速模式下，HOST和DEVICE的D+和D-都有45ohm的电阻端接到地，所以每根线的并联电阻为22.5ohm，17.78*22.5=400mV，所以高速模式下的差分幅度为400mV(这时匹配电阻为0)，但是如果匹配电阻选择10ohm，22ohm和33ohm时我们可以计算出单端信号的幅度如下：

串联电阻分别为10、22、33欧姆的眼图

从理论和实际眼图测试的角度看，如果USB2.0接口使用高速模式，则不应该串联任何匹配电阻。

1.3、USB3.0阻抗匹配

USB3.0的SSRXP/SSRXN,SSTXP/SSTXN差分对属于高速serdes差分对，速度高达5Gbps。因为芯片采用了8b/10b编解码器，并串/串并转换器，均衡器，时钟数据恢复(CDR)等电路，使外部原理图设计通过简单的连接，就可实现5Gbps的速率。

SSRXP/SSRXN,SSTXP/SSTXN差分对采用100欧姆差分阻抗，实际使用中无需进行额外的阻抗匹配。

2、USB 3.0接口防护（包含2.0）

USB3.0端口的ESD防护组件必须同时符合下面三项要求：

ESD防护组件本身的寄生电容必须要小，为不影响USB3.0 5Gbps的传输速率，其寄生电容必须小于0.3pF（对于480Mbps传输速率，要求输入电容小于4pF）。
防护组件对ESD的耐受能力必须要高，最少要能承受IEC 61000-4-2接触模式8kV ESD的轰击。
最重要的一项要求：防护组件在ESD事件发生期间所提供的箝制电压必须要够低，不能造成传输数据的损坏。

基于以上因素及PCB布局布线考虑，常用的TVS防护器件有：Semtech的RClamp0524J，RClamp0544T，RClamp0542T和RClamp0506T等，Infineon的ESD3V3U4ULC，等等。。。各个厂家的连接方式、通道数量及PCB走线不一样，可根据实际情况选择穿过的或者旁路的，单片或者多片解决方案。