mcu与cpld之间spi接口程序，mcu为master，cpld用verilog写成slave模块
标签： cpld mcu spi 接口程序
上传时间： 2014-07-06
上传用户：chongcongying
Verilog-RISC CPU 代码 实现了简单的RISC cpu，可供初学者参考，学习硬件描述语言，及设计方法。该程序通过了modelsim仿真验证。 北航
标签： Verilog-RISC RISC CPU cpu
上传时间： 2016-12-25
上传用户：han_zh
比较经典的verilog学习书籍，内有丰富的程序实例。
标签： verilog 比较 书籍
上传时间： 2017-01-10
上传用户：小草123
由verilog编写的乘法器，通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。
标签： verilog 编写 乘法器
上传时间： 2014-08-29
上传用户：luopoguixiong
用verilog HDL实现I2C Master Controller 的设计，包括主程序设计和测试程序设计
标签： Controller verilog Master HDL
上传时间： 2014-01-04
上传用户：tonyshao
精通verilog_hdl语言编程实例程序代码，基于verilog硬件语言的程序设计实例，主要是数字电路方面
标签： verilog_hdl 语言编程 实例程序 代码
上传时间： 2017-02-13
上传用户：stampede
自己编写的串并变换的fpga程序，使用verilog语言
标签： fpga 编写 变换 程序
上传时间： 2017-02-25
上传用户：zhangliming420
自己编写的并串变换的fpga程序，使用verilog语言
上传时间： 2014-01-25
上传用户：569342831
交通灯程序，verilog源代码，测试通过。
标签： 交通灯 程序
上传时间： 2014-12-01
上传用户：水口鸿胜电器
使用Verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据， FIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。
标签： Verilog FIFO 编写
上传时间： 2017-04-08
上传用户：离殇
