verilog程序

基于ALTERA 公司cyclone系列FPGA的程序

基于ALTERA 公司cyclone系列FPGA的程序，verilog 实现加法器

标签： cyclone ALTERA FPGA 程序

上传时间： 2013-12-15

上传用户：yoleeson
ddr verilog代码,实现DDR内存控制

ddr verilog代码,实现DDR内存控制，是一个高效率的程序

标签： verilog ddr DDR 代码

上传时间： 2016-01-11

上传用户：我干你啊
本程序对如何使用altera系列芯片片上ram进行实例演示

本程序对如何使用altera系列芯片片上ram进行实例演示，采用Verilog HDL语言编写，并使用modelsim与quartus联合进行功能仿真。本原码是红色逻辑开发板的试验程序，值得一看。

标签： altera ram 程序如何使用

上传时间： 2016-01-17

上传用户：凤临西北
采用verilog hdl 语言实现整形dct算法

采用verilog hdl 语言实现整形dct算法，设计合理，算法简单，是红色逻辑开发板试验程序，值得一看。

标签： verilog hdl dct 语言

上传时间： 2013-12-23

上传用户：aeiouetla
占用资源少的verilog HDL uart接口；采用固定波特率115200

占用资源少的verilog HDL uart接口；采用固定波特率115200，可以修改程序中的分频来修改波特率，模式为1个启始位，8位数据位，1个停止位；带1字节缓存；当缓存空时输出空信号

标签： verilog 115200 uart HDL

上传时间： 2013-12-28

上传用户：kikye
一维DCT变换的verilog源码

一维DCT变换的verilog源码，可用于JPEG算法优化的参考。程序中用到的算法称为“扭卷积”，可参考相关IEEE paper

标签： verilog DCT 变换源码

上传时间： 2016-01-22

上传用户：dsgkjgkjg
一个用于篮球比赛30秒计时的程序

一个用于篮球比赛30秒计时的程序，用verilog编写。可以实现alarm,reload和stop等功能。

标签： 计时程序

上传时间： 2016-01-23

上传用户：woshini123456
UART 串口程序

UART 串口程序，verilog语句，很好的实现了UART的通信功能！

标签： UART 串口程序

上传时间： 2013-12-26

上传用户：qunquan
用Altera公司的QuartusII编写的电子钟程序

用Altera公司的QuartusII编写的电子钟程序，可以下载至开发板，实现一个智能数字钟功能，计时，校时，闹钟，跑表等功能，也可用于学习verilog HDL语言与数字逻辑

标签： QuartusII Altera 编写电子钟

上传时间： 2013-12-21

上传用户：13517191407
信道估计Verilog编程

信道估计Verilog编程，本程序开发环境为Xilinx ISE7.1

标签： Verilog 信道估计编程

上传时间： 2013-12-19

上传用户：sclyutian