提供《Rose使用演示,演示如何用rose进行UML建模的教学》完整VHDL/FPGA/Verilog工程技术资料下载(归档大小 642 K),包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
altera_5.v
221 B
包内组件
2
FILE
altera_3.v
8.6 KB
包内组件
3
FILE
altera_4.v
1 KB
包内组件
4
FILE
altera_2.v
233.7 KB
包内组件
5
FILE
说明.doc
25 KB
包内组件