verilog程序

大型嵌入式设备FPGA程序

大型嵌入式设备FPGA程序，verilog HDL语言，实现DLL和PCM码流分流。

标签： FPGA 大型嵌入式设备程序

上传时间： 2013-09-06

上传用户：gut1234567
一些Verilog学习程序B

这是一些设计程序，如果你会一些调试方面的东西，把这个看懂了，结合硬件就可以实现了

标签： Verilog 程序

上传时间： 2013-11-19

上传用户：lixinxiang
一些Verilog学习程序A

这是一些设计程序，如果你会一些调试方面的东西，把这个看懂了，结合硬件就可以实现了

标签： Verilog 程序

上传时间： 2013-10-15

上传用户：旭521
《Verilog+HDL+程序设计教程》及配套源码

verilog

标签： Verilog HDL 程序设计教程

上传时间： 2013-12-23

上传用户：顶得柱
一些Verilog学习程序B

这是一些设计程序，如果你会一些调试方面的东西，把这个看懂了，结合硬件就可以实现了

标签： Verilog 程序

上传时间： 2013-11-18

上传用户：lml1234lml
一些Verilog学习程序A

这是一些设计程序，如果你会一些调试方面的东西，把这个看懂了，结合硬件就可以实现了

标签： Verilog 程序

上传时间： 2013-11-25

上传用户：zhangzhenyu
《Verilog+HDL+程序设计教程》及配套源码

verilog

标签： Verilog HDL 程序设计教程

上传时间： 2013-10-26

上传用户：linlin
基于Verilog HDL设计的多功能数字钟

本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。关键词：Verilog HDL；硬件描述语言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA

标签： Verilog HDL 多功能数字

上传时间： 2013-11-10

上传用户：hz07104032
包含UART口的VERILOG源程序

包含UART口的VERILOG源程序，该程序在FPGA上验证通过，可作为芯片设计，或FPGA设计的一个完整IP核，硬件设计的兄弟们可参考一下。

标签： VERILOG UART 源程序

上传时间： 2015-03-14

上传用户：VRMMO
AES高级加密算法的verilog语言实现。同时附有AES协议的pdf文档

AES高级加密算法的verilog语言实现。同时附有AES协议的pdf文档，和此代码的测试程序，可作为一个IP核直接使用，可减少开发人员的设计时间。

标签： AES verilog 加密算法

上传时间： 2014-01-08

上传用户：PresidentHuang