欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
用verilog HDL实现I2C Master Contr
用verilog HDL实现I2C Master Controller 的设计
VHDL/FPGA/Verilog
208 K
40 次下载
2014-01-04
资源详细信息
文件格式
RAR
文件大小
208 K
资源分类
VHDL/FPGA/Verilog
上传者
lwsnsfp17
发布时间
2014-01-04 12:21
下载统计
40
次
所需积分
2 积分
用verilog HDL实现I2C Master Controller 的设计 - 资源详细说明
用verilog HDL实现I2C Master Controller 的设计,包括主程序设计和测试程序设计
用verilog HDL实现I2C Master Controller 的设计 - 源码文件列表
本资源包含 68 个源码文件
支持在线预览,点击文件名即可查看
1
tst_bench_top.v
查看源码
2
wb_master_model.v.bak
查看源码
3
_info
查看源码
4
verilog.asm
查看源码
5
_primary.dat
查看源码
6
_primary.vhd
查看源码
7
verilog.asm
查看源码
8
_primary.dat
查看源码
9
_primary.vhd
查看源码
10
timescale.v
查看源码
11
i2c_master_top_vhdl.prj
查看源码
12
i2c_master_byte_ctrl.stx
查看源码
13
i2c_master_defines.v.bak
查看源码
14
i2c_master_top.cmd_log
查看源码
15
i2c_master_bit_ctrl.stx
查看源码
查看完整源码列表 (共 68 个文件) →
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 用verilog HDL实现I2C Master Contr
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#Verilog HDL
#I2C
#Master Controller
#FPGA
相关VHDL/FPGA/Verilog资源推荐
1
用
Verilog HDL
实现
I2C
Master Controller
的设计
用Verilog HDL实现I2C Master Controller 的设计,包括主程序设计和测试程序设计...
2014-01-04
40 次
1049 浏览
2
Verilog HDL
实现
I2C
功能
用Verilog HDL实现I2C总线功能...
2013-11-07
79 次
1065 浏览
3
Verilog HDL
实现
I2C
功能
用Verilog HDL实现I2C总线功能...
2013-11-05
29 次
1070 浏览
4
用
Verilog HDL
实现
I2C
总线功能
用Verilog HDL实现I2C总线功能,对I2C总线有很大帮助...
2013-12-28
145 次
1118 浏览
5
用
Verilog HDL
实现
I2C
总线功能
用Verilog HDL实现I2C总线功能,对I2C总线有很大帮助...
2013-12-31
22 次
1055 浏览
6
Verilog HDL
实现的
I2C
Slave模拟
Verilog HDL实现的I2C Slave模拟...
2014-11-17
195 次
1109 浏览
7
用
Verilog HDL
实现状态机的设计
用Verilog HDL实现状态机的设计...
2014-01-22
173 次
1067 浏览
8
用
Verilog HDL
实现的1553B
用Verilog HDL 实现的1553B航空电子总线接口...
2023-01-24
6 次
992 浏览
9
采用
Verilog HDL
设计
采用Verilog HDL设计,在Altera EP1S10S780C6开发板上实现 选取6MHz为基准频率,演奏的是梁祝乐曲...
2015-04-11
89 次
1080 浏览
10
Verilog HDL
设计
完整的设计资料,可以使你从软件的设计方面更加的了解硬件描述语言的架构及其设计层次...
2023-12-16
9 次
2361 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源