Verilog HDL设计

采用Verilog HDL设计，在Altera EP1S10S780C6开发板上实现 选取6MHz为基准频率，演奏的是梁祝乐曲

Verilog黄金参考指南 Verilog基础知识 Verilog练习题

人民邮电出版社一书的配套光盘,包含书上所有原代码,特别是状态机部分,值得学习

提供《Verilog HDL程序设计教程》完整技术工程技术资料下载（归档大小 11938 K），包含相关硬件原理图参考、开发文档或源代码工程。

夏宇闻教授的数字系统设计教程Verilog HDL

基于Verilog HDL实现的电子钟设计，支持时分秒实时显示与校准功能，采用状态机控制逻辑确保操作稳定可靠。内置跑表模块，支持清零、启动、暂停及继续计时，满足嵌入式系统开发需求。