采用VHDL 语言设计，用CPLD 控制模/ 数转换电路， 完成多路模拟输入的高速同步数/ 模转换，具有容错和自检能力。CPLD 与处理器之间采用并行接口，具有很好的移植性、可靠性。
CPLD在断路器在线监测数据采集系统中的应用研究
资料详细技术说明
CPLD在断路器在线监测数据采集系统中的应用研究
相关技术资料推荐
下载与解压说明
下载积分规则
- 本资源下载仅需 2 积分
- 24 小时内重复下载免扣积分
- VIP 会员享专属免积分高速通道
文件解压指南
- 推荐使用 7-Zip 或新版 WinRAR 解压
- 原理图与 PCB 请使用对应 EDA 软件打开
- 压缩包内源码可直接在上方在线预览
免费获取积分
- 新用户注册即赠送 10 积分
- 上传分享工程资料可获得持续积分奖励
- 查看积分规则与会员权益 →