📚 verilog模块技术资料

📦 资源总数:12949
💻 源代码:36957

📚 verilog模块全部资料 (12949个)

Verilog作业 :自己写的源码输入,补码输出的,由状态机控制的四位加法器,为保证时序,加法器模块为超前近位加法器,包含测试台,通过 Modelsim 、Synplify仿真。...

📅

由verilog编写的乘法器,通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。...

📅