设计输入 ! 多种设计输入方法 – Quartus II • 原理图式图形设计输入 • 文本编辑 – AHDL, VHDL, Verilog • 内存编辑
设计输入 ! 多种设计输入方法 – Quartus II • 原理图式图形设计输入 • 文本编辑 – AHDL, VHDL, Verilog • 内存编辑 ...
设计输入 ! 多种设计输入方法 – Quartus II • 原理图式图形设计输入 • 文本编辑 – AHDL, VHDL, Verilog • 内存编辑 ...
SDRAM控制器Verilog员代码,数据链路模块,完成和顶层模块的数据交换...
SDRAM控制器Verilog员代码,控制接口模块,完成和顶层模块的控制命令的传递...
SDRAM控制器Verilog员代码,命令生成模块,完成SDRAM控制接口命令的生成...
一个SDH中最基本传输模块STM-1的帧头检测器,verilog编程实现...
verilog语言编写的FPGA代码。功能为pc机通过epp不断写数到sram中,然后pc发送中断信号打断写过程读取sram中的数据。rar包中包含epp协议,模块文件和测试文件(test)。...
verilog编写,将I2C串行数据转化为并行数据的功能模块,类似于PCF8574芯片的功能。以后不用买另外的芯片就可以直接将并行数据连到I2C总线上了...
SPI总线硬件描述语言Verilog下的实现,含主模式和从模式的实现,经过仿真验证,可作为一个单独的模块使用...
其中给出了许多VERILOG中常用的代码,并且给出了测试模块...
uart的FPGA模块,基于VHDL、verilog语言...