技术文档 VHDL/FPGA/Verilog 人工审核无毒

一个SDH中最基本传输模块STM-1的帧头检测器

所属分类 VHDL/FPGA/Verilog
文件大小 4 K
文件格式 RAR 文件
累计下载 149 次
分享作者
发布日期

资料详细技术说明

一个SDH中最基本传输模块STM-1的帧头检测器,verilog编程实现

压缩包内文件清单(共 5 个文件)

已自动扫描归档包内目录结构与文件清单 源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1 FILE
buffer.v 436 B
包内组件
2 FILE
sdh.v 1.3 KB
包内组件
3 FILE
test_sdh.v 1.5 KB
包内组件
4 FILE
find_head.v 5.1 KB
包内组件
5 FILE
control.v 3.3 KB
包内组件

相关VHDL/FPGA/Verilog资料推荐

下载与解压说明

下载积分规则

  • 本资源下载仅需 2 积分
  • 24 小时内重复下载免扣积分
  • VIP 会员享专属免积分高速通道

文件解压指南

  • 推荐使用 7-Zip 或新版 WinRAR 解压
  • 原理图与 PCB 请使用对应 EDA 软件打开
  • 压缩包内源码可直接在上方在线预览

免费获取积分