v-hdl

crc_table.c is for reset seed( 0000 ) crc_table_1.c is for reset seed( ffff) CRC16_D8_m.v is a ver

crc_table.c is for reset seed( 0000 ) crc_table_1.c is for reset seed( ffff) CRC16_D8_m.v is a verilog module of byte paralle crc. CRC16_D8_m_tb.v is the testbench file of above module.

标签： crc_table reset seed for

上传时间： 2014-01-09

上传用户：181992417
Verilog HDl代码

Verilog HDl代码，学习一颗看一下

标签： Verilog HDl 代码

上传时间： 2014-01-15

上传用户：我干你啊
包含了四位计数器等基本数字模块的的verilog HDL程序代码,该功能实现,可以直接利用DC进行综合,得到硬件电路,亦能够转换成VHDL语言进行综合

包含了四位计数器等基本数字模块的的verilog HDL程序代码,该功能实现,可以直接利用DC进行综合,得到硬件电路,亦能够转换成VHDL语言进行综合

标签： verilog VHDL HDL 计数器

上传时间： 2013-12-19

上传用户：hopy
本程序（状态机）使用Verilog HDL语言编写

本程序（状态机）使用Verilog HDL语言编写，并通过QuestaSim仿真。

标签： Verilog HDL 程序状态

上传时间： 2013-12-26

上传用户：894898248
数字计算机的设计coric,利用 verilog实现,格式为.v格式.详细见文件注释

数字计算机的设计coric,利用 verilog实现,格式为.v格式.详细见文件注释

标签： verilog coric 数字计算机

上传时间： 2013-12-20

上传用户：dongqiangqiang
本程序是对V-BLAST系统及其检测算法的仿真

本程序是对V-BLAST系统及其检测算法的仿真，可采用BPSK,QPSK,16QAM,64QAM调制。检测算法为ML，MMSE,ZF,以及采用迫零的连续干扰消除检测算法。

标签： V-BLAST 程序检测算法仿真

上传时间： 2016-08-04

上传用户：ainimao
数字集成电路设计入门 --从HDL到版图于敦山北大微电子学系 Verilog完整课件

数字集成电路设计入门 --从HDL到版图于敦山北大微电子学系 Verilog完整课件，是学习verilog HDL的很好的参考资料。

标签： Verilog HDL 数字集成微电子学

上传时间： 2013-12-23

上传用户：恋天使569
基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示

基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示

标签： Verilog-HDL 9.4 硬件电路测量

上传时间： 2013-12-27

上传用户：wangchong
自己编写的一个verilog HDL小程序

自己编写的一个verilog HDL小程序，实现基本的task调用function的功能，对初学者有用。在xilinx的ISE仿真调试通过

标签： verilog HDL 编写程序

上传时间： 2014-01-15

上传用户：秦莞尔w
色彩空间转换Hdl代码,效率较高,门级优化极佳.面积小.

色彩空间转换Hdl代码,效率较高,门级优化极佳.面积小.

标签： Hdl 色彩代码效率

上传时间： 2014-10-28

上传用户：wendy15