一个超前进位加法器（及其testbench) .v文件
标签： testbench 进位 加法器
上传时间： 2013-12-18
上传用户：chenbhdt
一个桶形移位寄存器的.v文件，含testbench
标签： 移位寄存器
上传时间： 2014-12-04
上传用户：lingzhichao
一个简单状态机的.v文件，含testbench
标签： 状态
上传时间： 2014-01-19
上传用户：netwolf
非常经典的verlog hdl 语言学习教程及开发程序开发事例
标签： verlog hdl 语言 教程
上传时间： 2016-07-21
上传用户：爺的气质
C编译器产生的可显示机器码/汇编代码文件,其中附有源C v: v: @8 g: X& z代码作为注释 : z! [3 \) O&...UWOW Grave Composer音乐模块(MOD)文件 + Q* T) \ z) R f$ a: H, iWP WordPerfect文档 H! t7 D2 |...
标签： Composer Grave UWOW MOD
上传时间： 2013-12-14
上传用户：love_stanford
基于I2C 的语音采集与播放 Verilog HDL源代码
标签： Verilog I2C HDL 语音采集
上传时间： 2016-07-25
上传用户：ggwz258
《Verilog HDL 程序设计教程》及配套源码
标签： Verilog HDL 程序设计 教程
上传用户：lxm
北大verilog hdl课件！内部资料，内含大量的工程实例，是学习的好资料
标签： verilog hdl
上传时间： 2013-12-29
上传用户：s363994250
清华大学verilog hdl源码例子，作业，内含源代码，详细的文档说明，非常有用
标签： verilog hdl 清华大学 源码
上传时间： 2013-12-27
上传用户：cc1
Verilog HDL程序设计教程配套源码
上传时间： 2013-12-24
上传用户：stampede
