uart pci 等verilog hdl 代码
上传时间: 2014-02-24
上传用户:waitingfy
使用POSIX线程(或进程)和SYSTEM V信号量实现生产者消费者问题。要求: 1. 有界缓冲区内设有5个存储单元,有两个生产者线程不断向缓冲区中写数据,有两个消费者线程不断从缓冲区中读数据。 2. 每个生产者和消费者对有界缓冲区进行操作后,即时显示有界缓冲区的全部内容。
上传时间: 2016-06-12
上传用户:zhanditian
通过VERILOG HDL语言使用CPLD连接PS2键盘.
上传时间: 2016-06-12
上传用户:cccole0605
Writing_Testbench Functional Verification of HDL Models Janick Bergeron
标签: Writing_Testbench Verification Functional Bergeron
上传时间: 2016-06-13
上传用户:nanfeicui
16位ADCverilog hdl 代码
标签: ADCverilog hdl 代码
上传时间: 2016-06-14
上传用户:牧羊人8920
mult_para_recurs_8x8_2sC verilog hdl代码写成的
标签: mult_para_recurs verilog hdl sC
上传时间: 2013-12-19
上传用户:13160677563
multiplier_6x6___verilog hdl
标签: multiplier verilog hdl
上传时间: 2016-06-14
上传用户:虫虫虫虫虫虫
单片机SPI通信模块verilog hdl
上传时间: 2014-06-11
上传用户:CSUSheep
次程序为用VRILOG HDL 编写的交通灯控制程序
上传时间: 2014-11-28
上传用户:luke5347
此程序为用VERLOG HDL编写的一个完整的3位加法器。
上传时间: 2013-12-29
上传用户:498732662