包含了四位计数器等基本数字模块的的verilog HDL程序代码,该功能实现,可以直接利用DC进行综合,得到硬件电路,亦能够转换成VHDL语言进行综合 - 免费下载

其他资源文件大小：12 K

📋 资源详细信息

文件格式

RAR

所属分类

其他

上传用户

fairbank

上传时间

2013-12-19 04:33

文件大小

12 K

所需积分

2 积分

推荐指数

⭐⭐⭐⭐⭐ (5/5)

💡 温馨提示：本资源由用户 fairbank 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。

资源简介

包含了四位计数器等基本数字模块的的verilog HDL程序代码,该功能实现,可以直接利用DC进行综合,得到硬件电路,亦能够转换成VHDL语言进行综合

源码文件列表

📂 共 12 个源码文件点击文件名可在线查看源代码

1 📄

delay_d.v

大小: 1.04 KB

查看源码

2 📄

rd_cntrl_r.v

大小: 3.3 KB

查看源码

3 📄

mux_8x1_m.v

大小: 874 B

查看源码

4 📄

output_pipeline_o.v

大小: 2.9 KB

查看源码

5 📄

or4x32_reg_o.v

大小: 1.17 KB

查看源码

6 📄

reg32_r.v

大小: 738 B

查看源码

7 📄

parameter_file.v

大小: 393 B

查看源码

8 📄

ser_par_lib.v

大小: 1.22 KB

查看源码

9 📄

top_vhd_t.v

大小: 7.09 KB

查看源码

10 📄

wr_cntrl_w.v

大小: 3.76 KB

查看源码

11 📄

s2p8x32_s.v

大小: 14.62 KB

查看源码

12 📄

sync_s.v

大小: 3.94 KB

查看源码

💡

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载此资源

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

资源说明

📥 下载说明

下载需消耗 2积分
24小时内重复下载不扣分
支持断点续传
资源永久有效

📦 使用说明

下载后用解压软件解压
推荐 WinRAR 或 7-Zip
如有密码请查看说明
解压后即可使用

🎁 积分获取

上传资源获得积分
每日签到免费领取
邀请好友注册奖励
查看详情 →

包含了四位计数器等基本数字模块的的verilog HDL程序代码,该功能实现,可以直接利用DC进行综合,得到硬件电路,亦能够转换成VHDL语言进行综合 - 免费下载

📋 资源详细信息

资源简介

源码文件列表

立即下载此资源

资源说明

📥 下载说明

📦 使用说明

🎁 积分获取

相关标签

相关资源推荐

📦 包含了四位计数器等基本数字模块的的verilog HDL程序代码,该功能实现,可以直接利用DC进行综合,得到硬件电路,亦能够转换成VHDL语言进行综合 - 免费下载

📋 资源详细信息

📄 资源简介

💻 源码文件列表

💾 立即下载此资源

📖 资源说明

📥 下载说明

📦 使用说明

🎁 积分获取

🏷️ 相关标签

🔗 相关资源推荐

包含了四位计数器等基本数字模块的的verilog HDL程序代码,该功能实现,可以直接利用DC进行综合,得到硬件电路,亦能够转换成VHDL语言进行综合 - 免费下载

资源简介

源码文件列表

立即下载此资源

资源说明

相关标签

相关资源推荐