pll 热门资料

锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同…

收录资源 207 份全站深度检索

共匹配 207 份工程资源 · 第 9 / 21 页

技术文档

PLL论文文档

PLL论文文档，可以参考一下，希望能给大家帮助

2013-12-01 88 次下载

pll

压缩工程

PLL电路 3.8M.rar

可编程逻辑器件相关专辑 96册 1.77GPLL电路 3.8M.rar

2014-05-05 87 次下载

pll

PDF文档

costas for gps its a pll tracking used for gps and galileo

2017-08-30 85 次下载

pll

PDF文档

verilog model of a PLL

2017-03-25 84 次下载

pll

源码文件

基于matlab的锁相环（PLL）仿真源代码

2017-07-08 84 次下载

pll

电子书籍

PLL的精深而扼要的讲述

PLL的精深而扼要的讲述，内容很好，我还没有时间看就传上来了

2013-12-10 84 次下载

pll

源码文件

本文件是延时测试程序；LED灯每隔1秒亮1秒使用外部22.1184MHz晶振, * 应用PLL倍频到100MHZ.

2016-06-13 81 次下载

pll

PDF文档

使用改进的COSTAS环实现锁相环（PLL）

使用改进的COSTAS环实现锁相环（PLL），应用于高动态的数字化接收系统

2014-01-05 80 次下载

pll

压缩工程

PLL-MB1504-ASM.rar

PLL芯片MB1504编程参考（汇编）PLL芯片MB1504编程参考（汇编）PLL芯片MB1504编程参考（汇编）PLL芯片MB1504编程参考（汇编）

2013-07-12 79 次下载

pll

电子书籍

高速DDR存储器数据接口设计实例. 1. 将文件拷入硬盘 2. 产生DQS模块 3. 产生DQ模块 4. 产生PLL模块 5. 拷贝以上步骤生成的文件到子目录【Project】中 6. 打

高速DDR存储器数据接口设计实例. 1. 将文件拷入硬盘 2. 产生DQS模块 3. 产生DQ模块 4. 产生PLL模块 5. 拷贝以上步骤生成的文件到子目录【Project】中 6. 打开子目录【Project】中的DataPath.qpf工程，设计顶层模块…

2014-12-01 78 次下载

pll