pll 热门资料

C51的基于KST-CD111LVD-100 car tuner Driver PLL LC72131 & LA1787 的数字调谐系统

AV系统数字调谐PLL频率合成器的单片机控制 文章利用LC7218PLL频率合成器在AV领域的电调谐功能,提出了一个TV/FM/AM全景接收机设计方案,重点设计分析了LC7218与单片机之间的I/O数据结构,显示了它优良的性能。

Excel spreadsheet allowing calculation of the best R-C-C component values on the PLL Loop Back Filter.

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上； 顶层文件是PLL.GDF

分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。…

概述PLL的工作原理及完成一个简单的例子.

PLL用Maltab编的，希望大家多交流

锁相环PLL原理与应用教程，讲的通俗易懂

锁相环PLL原理及应用，请需要的朋友下载

ZLG的SMARTARM2300开发板的pll源程序。